[发明专利]一种半导体晶体管结构及制作方法

说明书

本申请公开了一种半导体晶体管结构，包括：形成有第一导电类型阱区的衬底，在所述衬底上设置有栅极结构；第二导电类型的源漏区，设置于所述第一导电类型阱区内,且源漏区分别位于栅极结构的两侧；在源漏区相对应的位置处开设有接触孔，所述接触孔向下延伸至第一导电类型阱区中；所述接触孔内填充有导电金属，接触孔底部有注入用于降低其接触电阻的杂质离子，所述接触孔底部与所述源漏区相接触的周边区域的杂质离子浓度低于其位于中间区域杂质离子的浓度。本申请通过在填充接触孔时，保持接触孔底部与源/漏区相接触的周边区域处的杂质离子浓度低于其中间区域杂质离子的浓度，以此来降低源漏区与阱区之间的离子浓度差，从而减小漏电流。

技术领域

本申请涉及半导体集成电路的技术领域，尤其涉及一种半导体晶体管结构及制作方法。

背景技术

金氧半导体晶体管(metal-oxide semiconductor transistor，MOS transistor)是现今半导体产品中相当重要的电子元件，其电性表现是关系到集成电路品质好坏的关键。MOS晶体管是由栅极、源极、漏极以及衬底所构成的四端点电子元件，栅极结构和衬底之间有一层氧化物绝缘层。当MOS晶体管工作时，通过对栅极施加一工作电压，使衬底靠近氧化物绝缘层那一侧形成反型沟道，由于源、漏极也是反型掺杂，进而导通源极与漏极，并藉此达到控制晶体管开关的运作目的。

目前MOSFET源漏区域形成之后，在源漏区通过光刻掩膜打开特定区域，进行刻蚀，形成接触孔，再在接触孔内沉积导电材料。现在的工艺流程为了降低接触孔的接触电阻,通常会在接触孔沉积导电材料之前，源漏区掺杂之后，向接触孔底部再注入一道杂质离子进行同类型的离子掺杂叠加(低浓度的掺杂，通常在源漏掺杂浓度的十分之一)如此一来会增加源漏区杂质离子的掺杂浓度，源漏区和衬底之间会形成离子浓度差更大的PN结，对源漏区施加电压的话，更易使PN结导通，从而产生漏电流，另外在接触孔的底部拐角或者尖端的地方，会形成较高的电场强度,在尖端电场的影响下,会加强PN结的漏电流，漏电对器件的性能影响非常大，因此需要提出一种新型MOS晶体管结构及制作方法减小漏电流。

发明内容

(一)发明目的

本申请的目的是提供一种半导体晶体管结构，为解决现有半导体晶体管中因接触孔掺杂导致的源漏区与衬底之间漏电流的问题，通过使接触孔底部与源漏区相接触的周边区域的杂质离子浓度低于其位于中间区域杂质离子的浓度，在保证接触孔垂直方向阻值不变的情况下来降低源漏区与衬底之间的离子浓度差，从而减小漏电流。

(二)技术方案

为解决上述技术问题，本申请的第一方面提供了一种半导体晶体管结构，其特征在于，包括：形成有第一导电类型阱区的衬底，在所述衬底上设置有栅极结构；第二导电类型的源区/漏区，设置于所述第一导电类型阱区内,且源区与漏区分别位于栅极结构的两侧；在源区/漏区相对应的位置处开设有接触孔，所述接触孔向下延伸至第一导电类型阱区中；所述接触孔内填充有导电金属，接触孔底部有注入用于降低其接触电阻的杂质离子，所述接触孔底部与所述源区/漏区相接触的周边区域的杂质离子浓度低于其位于中间区域杂质离子的浓度。

通过采用上述技术方案，在往接触孔内填充杂质离子的时候，保持接触孔底部与源漏区相接触的周边区域的杂质离子浓度低于中间区域杂质离子的浓度，在保证接触孔内垂直方向的阻值不变的情况下，降低源漏区与衬底之间的离子浓度差，从而减小漏电流，同时也降低了接触孔底部与源漏区相接触的周边区域位置处的电场强度，在对源漏区施加电压时，可以减小PN结漏电流。

优选的是，在所述接触孔底部与所述源/漏区相接触的周边区域填充有用于中和杂质离子浓度的反型离子。

优选的是，所述反型离子的注射能量是15KeV,注射剂量是5e13 atom,所述反型离子选自磷离子、砷离子和锑离子中的任意一种。

优选的是，所述杂质离子的注射能量是2～3KeV,注射剂量是8E14～1E15atom,所述杂质离子选自硼离子、铝离子和铟离子中的任意一种。