[发明专利]半导体结构及其形成方法

说明书

本发明的实施例提供了一种半导体结构，包括：电子元件，具有相对设置的第一面和第二面；线路层，设置在第一面上；沟槽，设置在第二面上；沟槽具有至少两个不同的延伸方向。针对相关技术中存在的问题，本发明提供了一种半导体结构及其形成方法，以改善半导体结构的良率。

技术领域

本发明的实施例涉及半导体结构及其形成方法。

背景技术

随着封装技术的演进，各式各样的封装结构也推陈出新，整体封装件尺寸也越来越小，功能也越来越多，因此通常需要功能封装件来控制各种组件。

现行内埋组件以将半导体芯片埋入封装基板中的内埋元件技术(SemiconductorEmbedded in SUBstrate，简称SESUB)为例，大多会有翘曲的问题，介电材顶面距离不一，以致后续开孔作业非常困难，以往只能藉由额外的制程或个别开孔来改善，如此一来良率与单位时间的产出(UPH)皆会下降。

发明内容

针对相关技术中存在的问题，本发明的目的在于提供一种半导体结构及其形成方法，以改善半导体结构的良率。

为实现上述目的，本发明的实施例提供了一种半导体结构，包括：电子元件，具有相对设置的第一面和第二面；线路层，设置在第一面上；沟槽，设置在第二面上；沟槽具有至少两个不同的延伸方向。

在一些实施例中，还包括：填充材料，设置在沟槽中。

在一些实施例中，填充材料的比重和散热系数大于与填充材料相邻的材料的比重和散热系数。

在一些实施例中，沟槽的深度约等于线路层的厚度。

在一些实施例中，沟槽的面积比例约等于线路层的面积比例。

在一些实施例中，沟槽的侧壁呈波浪状。

在一些实施例中，还包括：硅化物，包封电子元件，沟槽从硅化物的外表面延伸至电子元件的第二面。

在一些实施例中，还包括：绝缘材料，包封硅化物及位于硅化物中的电子元件。

在一些实施例中，沿从第二面远离电子元件的方向，沟槽的宽度变宽。

在一些实施例中，多条沟槽的深度一致。

本申请的实施例提供一种半导体制程，其特征在于，包括：提供被硅化物覆盖的电子元件；在所述硅化物中形成暴露所述电子元件的晶背的沟槽；将电子元件设置在粘合层上；形成包封所述电子元件及所述硅化物的绝缘材料；将线路层接合至所述粘合层并电连接至所述电子元件。

在一些实施例中，所述电子元件通过所述粘合层设置在载体上，并且在移除所述载体后，将所述线路层接合至所述粘合层。

在一些实施例中，将所述电子元件通过粘合层设置在所述载体上后，固化所述粘合层。

在一些实施例中，在形成所述沟槽之前，对晶圆的所述硅化物进行切割以形成一对单片化的所述电子元件。

在一些实施例中，在形成所述沟槽之后，使用平坦化工艺减薄所述电子元件的晶背处的硅化物，所述晶背与所述沟槽相背设置。

在一些实施例中，平坦化工艺包括研磨。

在一些实施例中，设置线路层包括执行电镀工艺以形成线路层。

在一些实施例中，形成沟槽包括对硅化物执行等离子体蚀刻工艺。

在一些实施例中，沟槽的侧壁呈波浪形。

在一些实施例中，多条沟槽相互交叉。

附图说明