[发明专利]半导体封装装置及其制造方法

说明书

本公开提供了半导体封装装置及其制造方法，通过利用分割方法，将大尺寸扇出封装(例如，水平截面尺寸大于40毫米*40毫米的封装)划分为小尺寸后再进行扇出制程，并配合扇出基板(FOSub，Fan‑out Substrate)钻孔技术，将分割后的小尺寸扇出封装及基板(Substrate)进行串接并导通，而分割后的小尺寸扇出封装之间则通过桥接重布线层彼此连接。在增加I/O数量的同时，将扇出部分(即，重布线层部分)面积减小，相对大尺寸扇出型封装可以提高产品良率并降低产品成本。

技术领域

本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。

背景技术

随着产品复杂度增加，扇出型(Fan-out)封装的输入/输出(I/O，Input/Output)数越来越多，I/O数变多将导致扇出型封装向大单元尺寸(Unit size)设计的趋势。而扇出型封装的尺寸越大，对应良率会更低而且成本将更高。

发明内容

本公开提出了半导体封装装置及其制造方法。

第一方面，本公开提供了一种半导体封装装置，包括：

衬底；

桥接重布线层，设置于所述衬底上；

第一重布线层和第二重布线层，均设置于所述衬底和所述桥接重布线层上，且分别通过导电导孔与所述桥接重布线层电连接，所述第一重布线层和所述第二重布线层通过所述桥接重布线层实现电连接；

第一裸晶片和第二裸晶片，分别设置于所述第一重布线层和所述第二重布线层上，且分别与所述第一重布线层和所述第二重布线层电连接；

封装材，位于所述衬底上且包覆所述桥接重布线层、所述第一重布线层、所述第二重布线层、所述第一裸晶片和所述第二裸晶片。

在一些可选的实施方式中，所述第一重布线层和第二重布线层分别通过导电导孔与所述桥接重布线层电连接，包括：所述第一重布线层和所述第二重布线层分别具有第一导电通孔和第二导电通孔，且分别通过所述第一导电通孔和所述第二导电通孔电连接所述桥接重布线层。

在一些可选的实施方式中，所述第一重布线层和所述第二重布线层分别具有第三导电通孔和第四导电通孔，且分别通过所述第三导电通孔和所述第四导电通孔电连接所述衬底。

在一些可选的实施方式中，所述第一导电通孔、所述第二导电通孔、所述第三导电通孔和所述第四导电通孔的孔壁设置种子层，孔内设置有金属层。

在一些可选的实施方式中，所述第一导电通孔、所述第二导电通孔、所述第三导电通孔和所述第四导电通孔的孔径在5到20微米之间。

在一些可选的实施方式中，所述半导体封装装置的最大表面的面积大于2500平方毫米。

在一些可选的实施方式中，所述桥接重布线层、所述第一重布线层和所述第二重布线层的线宽/线距在2/2到5/5微米之间。

在一些可选的实施方式中，所述半导体封装装置还包括：第一粘合层，设置于所述桥接重布线层和所述衬底上表面之间。

在一些可选的实施方式中，所述半导体封装装置还包括：第二粘合层，设置于所述衬底和所述第一重布线层以及所述第二重布线层之间。

在一些可选的实施方式中，所述桥接重布线层、所述衬底和所述第二粘合层三者之间形成空隙。

在一些可选的实施方式中，所述衬底下表面设置有电连接件。

第二方面，本公开提供了一种制造半导体封装装置的方法，包括：