[发明专利]半导体存储装置及其制造方法

说明书

本发明涉及半导体存储装置及其制造方法。根据一个实施例，一种半导体存储装置包括基板、设置在所述基板上且在竖直方向上延伸的半导体柱、设置在所述半导体柱的侧方且在第一方向上延伸的多个第一电极膜。所述多个第一电极膜沿着所述竖直方向彼此分离地配置。所述半导体存储装置进一步包括设置在所述半导体柱与所述第一电极膜之间的多个第二电极膜。所述多个第二电极膜沿着所述竖直方向彼此分离地配置。所述半导体存储装置进一步包括设置在所述半导体柱与所述第二电极膜之间的第一绝缘膜，以及设置在所述第二电极膜与所述第一电极膜之间的第二绝缘膜。

本申请是申请日为2015年1月7日、申请号为201580004157.4、发明名称为“半导体存储装置及其制造方法”的申请的分案申请。

技术领域

在此描述的实施例涉及半导体存储装置及其制造方法。

背景技术

尽管传统上NAND闪速存储器的平面结构已被缩小以提高位密度和降低位成本(bit cost)，但此缩小正接近极限。因此，近年来，已提出在竖直方向上层叠存储单元(memory cell)的技术。存储单元的数据保持特性在这种层叠的存储装置中是成问题的。

发明内容

一般而言，根据一个实施例，一种半导体存储装置包括基板、设置在所述基板上且在竖直方向上延伸的半导体柱、设置在所述半导体柱的侧方且在第一方向上延伸的多个第一电极膜。所述多个第一电极膜沿着所述竖直方向彼此分离地配置。所述半导体存储装置进一步包括设置在所述半导体柱与所述第一电极膜之间的多个第二电极膜。所述多个第二电极膜沿着所述竖直方向彼此分离地配置。所述半导体存储装置进一步包括设置在所述半导体柱与所述第二电极膜之间的第一绝缘膜，以及设置在所述第二电极膜与所述第一电极膜之间的第二绝缘膜。

附图说明

图1是示出根据第一实施例的半导体存储装置的透视图；

图2是示出根据第一实施例的半导体存储装置的横截面图；

图3是示出图2所示的区域A的横截面图；

图4是沿着图2所示的线B-B’的横截面图；

图5A至图17B是示出根据第一实施例的半导体存储装置的制造方法的平面图和横截面图；

图18是示出根据第一实施例的变型例的半导体存储装置的横截面图；

图19是示出根据第二实施例的半导体存储装置的横截面图；

图20A至图30C是示出根据第二实施例的半导体存储装置的制造方法的平面图和横截面图；

图31是示出根据第二实施例的第一变型例的半导体存储装置的横截面图；

图32是示出根据第二实施例的第二变型例的半导体存储装置的横截面图；

图33是示出根据第二实施例的第三变型例的半导体存储装置的横截面图；

图34是示出根据第三实施例的半导体存储装置的横截面图；

图35A至图37C是示出根据第三实施例的半导体存储装置的制造方法的平面图和横截面图；

图38A至38C是示出根据第三实施例的变型例的半导体存储装置的横截面图；

图39A至39C是示出根据第三实施例的变型例的半导体存储装置的制造方法的横截面图；

图40是示出根据第四实施例的半导体存储装置的横截面图；

图41是示出图40所示的区域E的横截面图；

图42A是示出根据第四实施例的半导体存储装置的制造方法的横截面图；以及图42B是平面图；