[发明专利]半导体装置及其制造方法

说明书

提供一种半导体装置。所述半导体装置包括第一介电层、凸块、刻蚀终止层以及间隔壁。所述第一介电层设置在导电结构之上并暴露出所述导电结构。所述凸块局部地设置在所述第一介电层中以电连接所述导电结构。所述刻蚀终止层在所述凸块旁边设置在所述第一介电层之上。所述间隔壁环绕所述凸块并设置在所述刻蚀终止层与所述凸块之间。

技术领域

本发明实施例涉及一种半导体装置。

背景技术

一般来说，晶片可通过粘合层结合到载体，然后可通过单体化工艺从所述晶片形成管芯。之后，可从载体拾取管芯并将所述管芯放置在电子装置上。然而，在单体化工艺中使用的化学物质可损坏管芯的组件或层。此外，如果在管芯的凸块与载体之间形成不恰当的粘合，那么拾取及放置操作会受到影响。因此，可靠性及良率降低。

发明内容

本发明实施例的一种半导体装置包括第一介电层、凸块、刻蚀终止层以及间隔壁。所述第一介电层设置在导电结构之上并暴露出所述导电结构。所述凸块局部地设置在所述第一介电层中以电连接所述导电结构。所述刻蚀终止层在所述凸块旁边设置在所述第一介电层之上。所述间隔壁环绕所述凸块并设置在所述刻蚀终止层与所述凸块之间。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1A到图1G是根据一些示例性实施例在半导体装置的制造方法中的各种阶段的示意性剖视图。

图2A到图2D是根据一些示例性实施例，说明在图1C中所绘示的凸块及间隔壁的制造工艺的剖视图。

图3A到图3G是根据一些示例性实施例在半导体装置的制造方法中的各种阶段的示意性剖视图。

图4A是根据一些示例性实施例的图3C的局部放大图，且图4B是图4A的俯视图。

具体实施方式

以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及构造的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对性描述语可同样相应地进行解释。

另外，为易于说明，本文中可能使用例如“第一(first)”、“第二(second)”、“第三(third)”、“第四(fourth)”等用语来阐述与图中所示者相似或不同的一个或多个元件或特征，且可根据呈现次序或本说明的上下文来可互换地使用所述用语。

还可包括其他特征及工艺。举例来说，可包括测试结构以帮助进行三维(3D)封装或三维集成电路(3DIC)装置的验证测试。测试结构可包括例如形成于重布线层中或衬底上的测试垫，所述测试垫使得能够测试3D封装或3DIC、使用探针(probe)及/或探针卡(probecard)等。可对中间结构及最终结构执行验证测试。另外，本文中所公开的结构及方法可结合包含对已知良好管芯的中间验证的测试方法一起使用，以提高良率及降低成本。