[发明专利]半导体封装件及其制法

说明书

一种半导体封装件及其制法，该制法，先提供一具有多个凹槽的承载件及多个承载体，且单一该承载体上设有多个电子元件；接着，将各该承载体对应置放于各该凹槽中，使各该电子元件凸出于该承载件上，再形成封装材于该承载件上以包覆该些电子元件，之后移除各该承载体与该承载件，最后进行分离制程。藉由该承载体与该凹槽的设计，以将整版面结构分割成所需尺寸的封装区块，而于后续可以现有机台进行切单制程，所以能省去机台开发的成本。

技术领域

本发明有关一种半导体封装件的制法，尤指一种提升产能的半导体封装件及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(Wafer LevelPackaging,WLP)的技术。

如图1A至图1E，其为现有晶圆级半导体封装件1的制法的剖面示意图。

如图1A所示，形成一热化离型胶层(thermal release tape)11于一承载件10上。

接着，置放多个半导体元件12于该热化离型胶层11上，该些半导体元件12具有相对的主动面12a与非主动面12b，各该主动面12a上均具有多个电极垫120，且各该主动面12a粘着于该热化离型胶层11上。

如图1B所示，形成一封装胶体13于该热化离型胶层11上，以包覆该半导体元件12，且使该半导体元件12的非主动面12b外露于该封装胶体13。

如图1C所示，于该封装胶体13及该半导体元件12的非主动面12b上藉由一结合层170贴覆一支撑件17，再烘烤该封装胶体13以硬化该热化离型胶层11而移除该热化离型胶层11与该承载件10，使该半导体元件12的主动面12a外露。之后，固化(curing)该封装胶体13。

如图1D所示，进行线路重布层(Redistribution layer,RDL)制程，其形成一线路重布结构14于该封装胶体13与该半导体元件12的主动面12a上，令该线路重布结构14电性连接该半导体元件12的电极垫120。

接着，形成一绝缘保护层15于该线路重布结构14上，且该绝缘保护层15外露该线路重布结构14的部分表面，以供结合如焊球的导电元件16。

如图1E所示，沿如图1D所示的切割路径S进行切单制程，以获取多个半导体封装件1(即封装单元)。

现有半导体封装件1的制法为晶圆级(wafer form)，而为降低生产成本，其以整版面形式(Panel form)制作。目前制作的整版面形式的尺寸，其长与宽分别为370㎜×470㎜，目标发展为600㎜×700㎜。

然而，现有半导体封装件1的制法中，目前现有切单机台最大仅能置放100㎜×240㎜，因而无法放置370㎜×470㎜或更大尺寸，所以现阶段需先以人工方式切割成适合尺寸，再放入现有切单机中，导致难以提升产量。

此外，若要直接将370㎜×470㎜或更大尺寸的版面进行切单制程，需额外特制机台，导致产品制作成本提高。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种半导体封装件及其制法，能省去机台开发的成本。

本发明的半导体封装件，其为整版面结构，其包括：一承载件，其具有多个凹槽；多个承载体，其分别对应置放于各该凹槽中；多个电子元件，其设于该承载体上并凸出该承载件上，且单一该承载体上设有多个该电子元件；以及封装材，其形成于该承载件上，以包覆该些电子元件。

前述的半导体封装件中，该电子元件具有相对的主动面与非主动面，且该电子元件的主动面结合于该承载体上。