[发明专利]半导体封装件及其制造方法

说明书

技术领域

本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种其开孔具有突出内侧壁的半导体封装件及其制造方法。

背景技术

传统的半导体封装件至少包括数个输出/入接点，可使半导体封装件通过此些输出/入接点电性连接于一外部电路板。然而，半导体封装件设于外部电路板过程中，输出/入接点会受力而导致输出/入接点容易破坏，如龟裂、断裂或损伤。

发明内容

本发明有关于一种半导体封装件及其制造方法，可改善半导体封装件设于另一电子元件的过程中，其输出/入接点容易破坏的问题。

根据本发明，提出一种半导体封装件。半导体封装件包括一芯片、一导电层、一负型介电层及一电性接点。芯片具有一主动面。导电层电性连接于主动面。负型介电层覆盖导电层且具有一开孔，开孔露出导电层的一部分，开孔具有一最小内径、一顶部内径及一底部内径，最小内径位于底部内径与顶部内径之间。电性接点形成于开孔内。

根据本发明，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一芯片，芯片具有一主动面，且芯片的主动面上方形成有一导电层，导电层电性连接于主动面；形成一负型介电材料覆盖导电层；提供一光罩，光罩包括一遮光部及一灰阶透光部，灰阶透光部的透光率从遮光部往远离遮光部的方向渐增，灰阶透光部定义一开孔的外形；使用光线透过光罩照射负型介电材料，以于该负型介电材料中定义该开孔的外形；对该负型介电材料进行显影制程，以形成一具有开孔的负型介电层，其中开孔露出导电层的一部分，且开孔具有一最小内径、一顶部内径及一底部内径，最小内径位于底部内径与顶部内径之间，开孔的最小内径的区域对应遮光部的区域，而开孔的底部内径的区域对应遮光部与灰阶透光部的共同区域；以及，形成一电性接点于开孔内。

为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下：

附图说明

图1绘示依照本发明一实施例的半导体封装件的剖视图。

图2绘示依照本发明另一实施例的半导体封装件的剖视图。

图3绘示依照本发明另一实施例的半导体封装件的剖视图。

图4绘示依照本发明另一实施例的半导体封装件的剖视图。

图5A至5E绘示图1的半导体封装件的制造过程图。

图6绘示图3的半导体封装件的制造过程图。

图7绘示依照本发明另一实施例的光罩的透光率曲线图。

【主要元件符号说明】

100、200、300、400：半导体封装件

10：光罩

11：遮光部

12：灰阶透光部

110：芯片

110u：主动面

120：导电层

130：负型介电层

130’：负型介电材料

130a：开孔

130a1：开口

130w：内侧壁

130u：上表面

131、331：开孔突出部

131’、132’：部分材料

132：卡合凹部

140：电性接点

141：卡合部

142：突出部

C1、C2：虚线

Db'：区域

DL：下部内径

Dm：最小内径

Dt：顶部内径

Db：底部内径

H1、H2：突出长度

L：光线

S1：透光率曲线

ST1、ST2：应力分布

T₀：初始透光率

X₀、X_L：距离

具体实施方式

请参照图1，其绘示依照本发明一实施例的半导体封装件的剖视图。半导体封装件100包括芯片110、导电层120、负型介电层130及至少一电性接点140。

芯片110具有主动面110u，导电层120形成并电性连接于主动面110u。导电层120包括至少一接垫及/或至少一走线。一实施例中，导电层120可以是重布线路层（Redistribution Layer,RDL），其为单一化后的芯片110重新分布于载板(未绘示)上后形成。另一实施例中，导电层120亦可于芯片单一化前就形成于晶圆(wafer)上。