“谢爵安”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]扇出晶片级封装结构-CN201810627886.0有效
发明人：蔡崇宣;谢爵安 -专利权人：日月光半导体制造股份有限公司
申请日： 2015-12-29 - 公布日： 2021-10-15 - 主分类号： H01L23/538 文献下载
摘要：本公开涉及一种扇出晶片级封装结构。本文中描述一种半导体装置及其制造方法，其中所述半导体装置包含：第一裸片，其包含第一接垫及第一钝化层；第二裸片，其包含第二接垫及第二钝化层；封装体，其环绕所述第一裸片及所述第二裸片且包括第一表面；介电层，其覆盖所述第一钝化层的至少一部分及所述第二钝化层的至少一部分，且进一步覆盖所述第一裸片与所述第二裸片之间的所述封装体，其中所述介电层包含：邻近于所述第一钝化层、所述第二钝化层及所述封装体的第二表面；及与所述第二表面对立的第三表面；及重布线层，其电性连接至所述第一接垫及所述第二接垫且置放于所述介电层的所述第三表面上方。
晶片封装结构

[发明专利]半导体封装件及其制造方法-CN201810183068.6有效
发明人：蔡崇宣;蔡裕斌;谢爵安;曾国展 -专利权人：日月光半导体制造股份有限公司
申请日： 2013-08-20 - 公布日： 2021-10-08 - 主分类号： H01L23/31 文献下载
摘要：一种半导体封装件及其制造方法。半导体封装件包括芯片、电性接点、第一包覆体及第二包覆体。芯片具有一外侧面。电性接点形成于芯片上。第一包覆体包覆芯片的外侧面的第一部分。第二包覆体包覆芯片的外侧面的第二部分及部分电性接点。第一包覆体与第二包覆体于芯片的外侧面直接接触。
半导体封装及其制造方法

[发明专利]半导体封装件及其制造方法-CN201710898783.3有效
发明人：蔡崇宣;谢爵安;约翰·R·杭特 -专利权人：日月光半导体制造股份有限公司
申请日： 2013-10-25 - 公布日： 2020-07-14 - 主分类号： H01L23/488 文献下载
摘要：一种半导体封装件及其制造方法。半导体封装件包括芯片、导电层、负型介电层及电性接点。芯片具有主动面。导电层电性连接于主动面。负型介电层覆盖导电层且具有开孔，开孔露出导电层的一部分，开孔具有最小内径、顶部内径及底部内径，最小内径位于底部内径与顶部内径之间。电性接点形成于开孔内。
半导体封装及其制造方法

[发明专利]扇出晶片级封装结构-CN201511007865.1有效
发明人：蔡崇宣;谢爵安 -专利权人：日月光半导体制造股份有限公司
申请日： 2015-12-29 - 公布日： 2018-07-13 - 主分类号： H01L23/31 文献下载
摘要：本文中描述一种半导体装置及其制造方法，其中所述半导体装置包含：第一裸片，其包含第一接垫及第一钝化层；第二裸片，其包含第二接垫及第二钝化层；封装体，其环绕所述第一裸片及所述第二裸片且包括第一表面；介电层，其覆盖所述第一钝化层的至少一部分及所述第二钝化层的至少一部分，且进一步覆盖所述第一裸片与所述第二裸片之间的所述封装体，其中所述介电层包含：邻近于所述第一钝化层、所述第二钝化层及所述封装体的第二表面；及与所述第二表面对立的第三表面；及重布线层，其电性连接至所述第一接垫及所述第二接垫且置放于所述介电层的所述第三表面上方。
钝化层裸片接垫封装体介电层半导体装置第二表面晶片级封装结构第一表面电性连接重布线层扇出置放覆盖环绕邻近对立制造

[发明专利]半导体封装件及其制造方法-CN201711247848.4在审
发明人：蔡崇宣;谢爵安;叶名世;杨国玺 -专利权人：日月光半导体制造股份有限公司
申请日： 2013-11-08 - 公布日： 2018-03-20 - 主分类号： H01L23/552 文献下载
摘要：一种半导体封装件及其制造方法。半导体封装件包括芯片、封装体、重布层及屏蔽层。芯片具有主动面。封装体包覆芯片。重布层包括介电层及导电层。介电层形成于封装体与芯片的主动面上并露出主动面的一部分。导电层形成于介电层上并电性连接于露出的主动面，其中导电层是作为阻抗匹配层。屏蔽层覆盖封装体的外表面并电性连接于导电层。
半导体封装及其制造方法

[发明专利]半导体封装件及其制造方法-CN201310554908.2在审
发明人：蔡崇宣;谢爵安;叶名世;杨国玺 -专利权人：日月光半导体制造股份有限公司
申请日： 2013-11-08 - 公布日： 2015-05-20 - 主分类号： H01L23/31 文献下载
摘要：一种半导体封装件及其制造方法。半导体封装件包括芯片、封装体、重布层及屏蔽层。芯片具有主动面。封装体包覆芯片。重布层包括介电层及导电层。介电层形成于封装体与芯片的主动面上并露出主动面的一部分。导电层形成于介电层上并电性连接于露出的主动面，其中导电层是作为阻抗匹配层。屏蔽层覆盖封装体的外表面并电性连接于导电层。
半导体封装及其制造方法

[发明专利]半导体封装件及其制造方法-CN201310513715.2在审
发明人：蔡崇宣;谢爵安;约翰·R·杭特 -专利权人：日月光半导体制造股份有限公司
申请日： 2013-10-25 - 公布日： 2015-04-29 - 主分类号： H01L23/48 文献下载
摘要：一种半导体封装件及其制造方法。半导体封装件包括芯片、导电层、负型介电层及电性接点。芯片具有主动面。导电层电性连接于主动面。负型介电层覆盖导电层且具有开孔，开孔露出导电层的一部分，开孔具有最小内径、顶部内径及底部内径，最小内径位于底部内径与顶部内径之间。电性接点形成于开孔内。
半导体封装及其制造方法

[发明专利]半导体封装件及其制造方法-CN201310364137.0在审
发明人：蔡崇宣;蔡裕斌;谢爵安;曾国展 -专利权人：日月光半导体制造股份有限公司
申请日： 2013-08-20 - 公布日： 2015-03-18 - 主分类号： H01L23/31 文献下载
摘要：一种半导体封装件及其制造方法。半导体封装件包括芯片、电性接点、第一包覆体及第二包覆体。芯片具有一外侧面。电性接点形成于芯片上。第一包覆体包覆芯片的外侧面的第一部分。第二包覆体包覆芯片的外侧面的第二部分及部分电性接点。第一包覆体与第二包覆体于芯片的外侧面直接接触。
半导体封装及其制造方法

[发明专利]低热膨胀螺丝-CN201110461156.6有效
发明人：叶松玮;康进兴;施景祥;谢爵安;蒋承学 -专利权人：财团法人金属工业研究发展中心
申请日： 2011-12-29 - 公布日： 2013-07-03 - 主分类号： F16B35/00 文献下载
摘要：本发明揭露一种低热膨胀螺丝，以低热膨胀合金形成，并包括一柄轴部。柄轴部具有螺纹，螺丝的柄轴部的材质为一铁镍合金，铁镍合金除铁之外的成份与重量百分比包括：镍：33.0至36.0wt％；碳：1.7至2.0wt％；锰：至少0.4wt％；硅：1.0至2.0wt％；磷：至少0.4wt％；以及，铌：0.1至9.0wt％。本发明低热膨胀螺丝受热时可避免过度膨胀而导致所锁固的陶瓷材料部件破裂，而且适用于高温环境及设备。其次，本发明低热膨胀螺丝的制震能较高、延展性能佳，故不容易受到机台运作时产生的震动而产生碎裂的问题，适用性也较高。而且，也不需要为螺丝锁固的部位以额外设计导热性控制结构，也能提升元件于机台的配置弹性。
低热膨胀螺丝

[发明专利]半导体封装件、其制造方法及重布芯片封胶体-CN200910160180.9有效
发明人：杨宏仁;谢爵安;黄敏龙 -专利权人：日月光半导体制造股份有限公司
申请日： 2009-07-24 - 公布日： 2011-02-02 - 主分类号： H01L23/544 文献下载
摘要：一种半导体封装件、其制造方法及重布芯片封胶体。半导体封装件包括芯片、封胶、第一介电层、图案化导电层、至少一对位结构及第二介电层。芯片具有一主动表面。封胶包覆于芯片的侧壁，以暴露出主动表面。第一介电层形成于封胶及主动表面的上方。图案化导电层形成于第一介电层。对位结构形成于第一介电层或图案化导电层，对位结构重叠于封胶与主动表面中至少一者。第二介电层形成于图案化导电层的一部份。
半导体封装制造方法芯片胶体

[发明专利]半导体封装件、其制造方法及重布芯片封装体的制造方法-CN200910160538.8有效
发明人： 谢爵安;杨宏仁;黄敏龙 -专利权人：日月光半导体制造股份有限公司
申请日： 2009-07-23 - 公布日： 2011-02-02 - 主分类号： H01L23/544 文献下载
摘要：一种半导体封装件、其制造方法及重布芯片封装体的制造方法。半导体封装件包括一半导体芯片、一封胶、一第一介电层、一图案化导电层及依第二介电层。半导体芯片包括一接垫并具有一主动表面及一对位标记，对位标记位于半导体芯片的主动表面的几何中心。封胶包覆半导体芯片的侧面，以暴露出主动表面。第一介电层形成于封胶及主动表面的上方。图案化导电层形成于第一介电层。第二介电层形成于图案化导电层的一部份。
半导体封装制造方法芯片

[发明专利]抗菌双相不锈钢-CN200810188843.3无效
发明人：蒋承学;康进兴;许祐睿;谢爵安;施景祥 -专利权人：财团法人金属工业研究发展中心
申请日： 2008-12-30 - 公布日： 2010-07-07 - 主分类号： C22C38/00 文献下载
摘要：本发明公开了一种抗菌双相不锈钢，包含双相不锈钢基材与抗菌组份，该双相不锈钢基材包括体积分率介于35％～55％的肥粒铁相，及析出肥粒铁相后残余的沃斯田铁相，该抗菌组份至少包括重量百分比浓度介于0.05wt％～0.5wt％的银，且该双相不锈钢基材包括不大于0.08wt％的碳、不大于1.50wt％的镁、不大于1.50wt％的硅、不大于0.04wt％的磷、不大于0.04wt％的硫、介于21.0～27.0wt％的铬、介于4.0～11.0wt％的镍、介于1.75～5.0wt％的钼、介于0.0～3.3wt％的铜、介于0.0～0.33wt％的氮、介于0.0～1.0wt％的钨、其它于炼钢过程中不可避免的微量元素，及平衡量的铁。
抗菌不锈钢

[发明专利]晶圆凸块结构及制造方法-CN200710187760.8无效
发明人： 谢爵安;苏政学 -专利权人：日月光半导体制造股份有限公司
申请日： 2007-11-23 - 公布日： 2009-05-27 - 主分类号： H01L21/60 文献下载
摘要：一种晶圆凸块结构及制造方法，晶圆凸块结构包括一个焊垫、一个被动组件、及位于一晶圆上的数个导电凸块。晶圆凸块的制造方法如下：先提供一个晶圆，其具有数个焊垫，其中包括第一焊垫及第二焊垫；再形成一金属层于焊垫之上；接着形成一电阻材料于第一焊垫与第二焊垫之间以作为该被动组件，并且分别连接第一焊垫及第二焊垫上的金属层，借此电性连接第一焊垫及第二焊垫；以及分别形成数个导电凸块于金属层之上。
晶圆凸块结构制造方法

[发明专利]内埋组件的基板制程-CN200810081067.7有效
发明人： 谢爵安;戴丰成 -专利权人：日月光半导体制造股份有限公司
申请日： 2008-02-21 - 公布日： 2008-07-30 - 主分类号： H01L21/50 文献下载
摘要：一种内埋组件的基板制程，首先，提供一模具，该模具具有一表面及数个突起部，该些突起部形成于该表面上，接着，形成一第一介电层于该表面，该第一介电层并覆盖该些突起部，之后，设置至少一电子组件于该第一介电层，该电子组件具有一主动面及数个形成于该主动面的接点，该主动面朝向该第一介电层，该些接点对应于该些突起部，接着，形成一第二介电层于该第一介电层，之后，设置一载板于该电子组件的该背面，接着，进行一微压印步骤，其通过该模具的该些突起部使该第一介电层形成有数个开口，并且该些开口是对应该电子组件的该些接点，最后，移除该模具，以形成内埋组件的基板，因此本发明具有简化制程的功效，且该内埋组件的基板制程是以微压印步骤形成开口，可避免残留的蚀刻液污染。
组件基板制程

[发明专利]芯片封装结构及其封装制程-CN200610099254.9无效
发明人：戴丰成;余瑞益;陈骏;谢爵安;吴世英;陈世光;何聪杰;吴宗桦 -专利权人：日月光半导体制造股份有限公司
申请日： 2006-07-21 - 公布日： 2008-01-23 - 主分类号： H01L23/12 文献下载
摘要：一种芯片封装结构及其封装制程，其中芯片封装结构包括封装基板、芯片、多个间隙物、一层黏着层和多条导线。其中，封装基板具有一个承载表面，芯片配置在承载表面上方。此外，间隙物形成在芯片和承载表面之间，用于维持芯片和封装基板的间距。另外，黏着层配置在芯片和承载表面之间，并且包覆间隙物，导线电性连接在芯片和封装基板之间。
芯片封装结构及其

1
2
下一页»
尾页
共 18 条