[发明专利]半导体封装件及其制法

说明书

技术领域

本发明关于一种半导体封装件，特别是关于一种增加结构强度的半导体封装件及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化（miniaturization）的封装需求，发展出晶圆级封装（Wafer Level Packaging,WLP）的技术。然而，随着科技日新月异发展，电子封装结构必需提升封装产品的输出/输入端（I/O）数量，以提升电子产品的效能，并满足未来电子封装产品需求。因此，遂发展出于半导体封装件的相对两侧布设线路的技术，以满足封装产品的输出/输入端的数量的要求。

图1A至图1E为现有半导体封装件1的制法的剖面示意图。

如图1A所示，提供一模具13，该模具13的上、下两侧分别装设一具有结合层100的承载件10，且该结合层100上具有多个第一半导体组件11与第二半导体组件14，再将封装胶体12填入模具中。

如图1B所示，压合该模具13，使该封装胶体12包覆该些第一半导体组件11与第二半导体组件14。接着，移除该模具13、承载件10及其结合层100，以取得一封装单元1a。

如图1C所示，以图1B中的一处作说明。形成多个贯穿该封装胶体12的穿孔160。

如图1D所示，形成一导电体16于该些穿孔160中。

如图1E所示，分别形成一线路重布结构17于该封装胶体12的上、下两侧上，以令该些线路重布结构17电性连接该导电体16、第一及第二半导体组件11,14。接着，于下侧的线路重布结构17上形成如焊球的导电组件19，使该导电组件19电性连接该线路重布结构17与外部组件（图未示）。之后，再进行切单工艺，以制作多个半导体封装件1。

然而，于现有制法中，移除该模具13、承载件10及其结合层100后，该封装单元1a缺乏足够的支撑及保护，所以于制作该些穿孔160时，该封装单元1a容易受损。

此外，该封装单元1a因缺乏足够的支撑及保护，而使该封装胶体12的翘曲（warpage）容易过大，所以于制作该些穿孔160时，该穿孔160的对位容易产生偏移，致使该线路重布结构17无法与该导电体16有效连接，也就是对该线路重布结构17与该导电体16间的电性连接造成极大影响，因而造成良率过低、产品可靠度不佳及成本过高等问题。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明的主要目的在于提供一种半导体封装件及其制法，能避免良率过低、产品可靠度不佳及成本过高等问题。

本发明的半导体封装件，其包括：第一封装单元，其包含一具有相对的第一侧与第二侧的第一封装胶体、及嵌埋于该第一封装胶体且外露于该第一侧的第一半导体组件；第二封装单元，其包含一具有相对的第三侧与第四侧的第二封装胶体、及嵌埋于该第二封装胶体且外露于该第三侧的第二半导体组件；支撑件，其结合于该第一封装胶体的第二侧与该第二封装胶体的第四侧之间，以连结该第一封装单元与该第二封装单元；多个导电体，其贯穿该第一封装胶体、支撑件以及第二封装胶体，以连通该第一封装胶体的第一侧与该第二封装胶体的第三侧；以及线路重布结构，其设于该第一封装胶体的第一侧与该第二封装胶体的第三侧上，以令该线路重布结构电性连接该导电体、第一及第二半导体组件。

本发明还提供一种半导体封装件的制法，其包括：提供第一封装单元与第二封装单元，该第一封装单元包含一具有相对的第一侧与第二侧的第一封装胶体、及嵌埋于该第一封装胶体且露出该第一侧的第一半导体组件，且该第二封装单元包含一具有相对的第三侧与第四侧的第二封装胶体、及嵌埋于该第二封装胶体并露出该第三侧的第二半导体组件，又该第一封装单元的第一封装胶体的第二侧上结合有一支撑件；将该第二封装胶体的第四侧结合至该支撑件上，使该第一封装单元与该第二封装单元相结合；形成多个贯穿该第一封装胶体、支撑件与第二封装胶体的穿孔以连通该第一封装胶体的第一侧与该第二封装胶体的第三侧；形成导电体于该些穿孔中；以及形成线路重布结构于该第一封装胶体的第一侧与该第二封装胶体的第三侧上，以令该线路重布结构电性连接该导电体、第一及第二半导体组件。

前述的制法中，该支撑件以热压方式结合于该第一封装胶体上。

前述的制法中，该支撑件以压合方式结合该第一封装单元与该第二封装单元。

前述的半导体封装件及其制法中，该支撑件为含硅板材，例如，玻璃或晶圆。