[发明专利]半导体封装构造及其制造方法

说明书

技术领域

本发明是有关于一种封装构造及其制造方法，特别是有关于一种半导体封装构造及其制造方法。

背景技术

现今，随着如携带式个人电脑、智慧手机及数码相机等电子装置，微小化、多功能化及高性能化，半导体装置必须设计的更小且功能更多，因而使半导体封装构造(semiconductor package)在许多电子装置的使用上越来越普遍。例如，堆迭式封装构造(Package on Package，PoP)是一种很典型的立体式封装构造，将两个独立封装完成的封装体，加以堆迭形成单一封装构造，用以增加单一封装构造的电性功能，并节省印刷电路基板上进行表面粘着技术(SMT)时的使用空间。

然而，所述封装构造在实际使用上仍具有下述问题，由于所述堆迭式封装构造的上封装构造的上基板及下封装构造的下基板的电路层需要通过锡球及/或仲介层(interposer)等元件进行电性连接，导致其上晶片及下晶片之间的导电路径较长；而且，所述上基板的电路需扇出到上晶片的周围设置接垫，及下基板的电路也需由周围的接垫再扇入到下晶片位置，因此使得所述电路层的布线设计会受到局限；另外，所述上基板及下基板的电路层是利用金属球或仲介层电性连接，由于所述电路层的数个导电通孔需配合金属球或仲介层的尺寸而形成较大的接垫间距，因而亦无法有效扩充I/O的数量(例如：Fine Pitch细间距0.5mm至0.4mm，I/O>1200)。

故，有必要提供一种半导体封装构造及其制造方法，以解决现有技术所存在的问题。

发明内容

有鉴于此，本发明提供一种半导体封装构造及其制造方法，以解决现有技术所存在的堆迭封装问题。

本发明的主要目的在于提供一种半导体封装构造，其可以缩短上、下封装构造两晶片之间的导电路径。

本发明的次要目的在于提供一种半导体封装构造的制造方法，其硬板结构与软板结构的电性连接方式可缩小电路之间的间距及接垫的间距，并有效扩充I/O数量。

本发明的次要目的在于提供一种半导体封装构造的制造方法，其硬板结构与软板结构的电路布线设计(例如接垫位置)相对不会受到晶片位置的局限。

为达成本发明的前述目的，本发明一实施例提供一种半导体封装构造，其中所述半导体封装构造包含一硬板结构、一软板结构、一晶片及一封装胶体。所述硬板结构包含一第一硬板表面、一第二硬板表面、一容置槽、数个线路层及数个接垫，所述第二硬板表面相反于所述第一硬板表面，所述容置槽由所述第一硬板表面贯穿至第二硬板表面，所述线路层形成在所述第一及第二硬板表面之间，所述接垫设置在所述第一硬板表面且电性连接所述线路层。所述软板结构具有不小于所述硬板结构的可挠性，所述软板结构包含一第一软板表面、一第二软板表面、至少一重分布层及数个垂直导通孔，所述第一软板表面贴附在所述第二硬板表面，所述第二软板表面相反于所述第一软板表面，所述重分布层形成在所述第一及第二软板表面之间且电性连接所述硬板结构的线路层，所述垂直导通孔形成在所述第一及第二软板表面之间且对位于所述容置槽。所述晶片设置在所述容置槽中并电性连接所述垂直导通孔。所述封装胶体填充于所述容置槽且包覆所述晶片。

另外，本发明另一实施例提供另一种半导体封装构造的制造方法，其中所述制造方法包含步骤：提供一暂时性保护膜；在所述暂时性保护膜上形成一硬板结构，其包含：一第一硬板表面，贴附于所述暂时性保护膜；一第二硬板表面，相反于所述第一硬板表面；一容置槽，由所述第一硬板表面贯穿至第二硬板表面；及数个线路层，形成在所述第一及第二硬板表面之间；在所述容置槽中填充一剥离层，其包含：一第一刻胶表面，贴附于所述暂时性保护膜；及一第二刻胶表面，相反于所述第一刻胶表面且齐平于所述第二硬板表面；在所述第二刻胶表面及第二硬板表面形成一软板结构，其具有不小于所述硬板结构的可挠性，且包含：一第一软板表面，贴附在所述第二刻胶表面及第二硬板表面；一第二软板表面，相反于所述第一软板表面；至少一重分布层，形成在所述第一及第二软板表面之间且电性连接所述硬板结构的线路层；及数个垂直导通孔，形成在所述第一及第二软板表面之间且对位于所述容置槽；移除所述剥离层及暂时性保护膜；将一晶片设置在所述容置槽中，并电性连接所述垂直导通孔；及在所述容置槽填充一封装胶体且包覆所述晶片。