[发明专利]三维(3D)扇出封装机制

说明书

本发明公开了三维(3D)扇出封装机制。形成半导体器件封装件的机制由于其相对简单的工艺流程而提供了低成本的制造工艺。通过形成具有能够将一个或多个管芯接合到封装结构下方的(一层或多层)再分配层的互连结构，大幅减少了整个封装件的翘曲。此外，在不使用模塑料的情况下形成互连结构，减少了颗粒污染。翘曲和颗粒污染的减少提高了成品率。而且，由于一个或多个管芯安装在封装结构和互连结构之间的间隔下方，所形成的半导体器件封装件具有低形状因数。

技术领域

本发明涉及半导体封装，更具体而言，涉及三维(3D)扇出封装机制。

背景技术

随着半导体技术的持续发展，半导体芯片/管芯变得越来越小。同时，更多的功能被集成到半导体管芯中。于是，半导体管芯具有封装到更小区域中的越来越多的输入/输出(I/O)焊盘。因此，半导体管芯的封装变得更加重要并且更具挑战性。

发明内容

为了解决现有技术中存在的问题，根据本发明的一方面，提供了一种半导体封装件，包括：互连结构，其中所述互连结构包括再分配层(RDL)；半导体管芯，通过多个第一接合结构接合到所述互连结构，其中所述互连结构的RDL使得所述半导体管芯能够扇出连接；以及封装结构，通过多个第二接合结构接合到所述互连结构，其中所述半导体管芯置放置在所述封装结构和所述互连结构之间的间隔中。

在所述的半导体封装件中，所述互连结构包括被一层或多层介电层围绕的导电结构。

在所述的半导体封装件中，所述互连结构包括被一层或多层介电层围绕的导电结构，其中，所述一层或多层介电层由感光聚合物形成。

在所述的半导体封装件中，所述互连结构的厚度等于或小于约30μm。

在所述的半导体封装件中，被模塑层覆盖的所述互连结构和所述封装结构的总厚度介于约350μm至约1050μm的范围内。

在所述的半导体封装件中，所述封装结构面向所述互连结构的第二表面的第一表面和所述第二表面之间的距离介于约100μm至约400μm的范围内。

在所述的半导体封装件中，多个连接元件与位于与所述半导体管芯和所述封装结构相对的表面上的互连结构接合。

所述的半导体封装件还包括：邻近所述半导体管芯的另一半导体管芯，其中另一半导体管芯与所述互连结构接合并且放置在所述封装结构和所述互连结构之间的间隔中。

在所述的半导体封装件中，所述封装结构包括两个或更多个半导体管芯。

在所述的半导体封装件中，所述互连结构包括用于与所述半导体管芯形成第一接合结构的第一连接件，以及用于与所述封装结构形成第二接合结构的第二连接件，其中所述第一连接件的第一宽度小于所述第二连接件的第二宽度。

在所述的半导体封装件中，所述互连结构包括用于与所述半导体管芯形成第一接合结构的第一连接件，以及用于与所述封装结构形成第二接合结构的第二连接件，其中所述第一连接件的第一宽度小于所述第二连接件的第二宽度，其中，所述第一连接件和所述第二连接件都包括阻挡层。

在所述的半导体封装件中，所述互连结构包括用于与所述半导体管芯形成第一接合结构的第一连接件，以及用于与所述封装结构形成第二接合结构的第二连接件，其中所述第一连接件的第一宽度小于所述第二连接件的第二宽度，其中，所述第一连接件和所述第二连接件都包括导电层。

在所述的半导体封装件中，所述互连结构包括用于与所述半导体管芯形成第一接合结构的第一连接件，以及用于与所述封装结构形成第二接合结构的第二连接件，其中所述第一连接件的第一宽度小于所述第二连接件的第二宽度，其中，所述第一宽度介于约20μm至约100μm的范围内。