[发明专利]多芯片半导体封装体及其组装

说明书

技术领域

本发明大体上涉及一种半导体封装体，并且尤其涉及一种多芯片半导体封装体及其组装。

背景技术

集成电路芯片通常被包装在封装体中以在环境条件中提供保护，并且能使半导体芯片与其他电子部件(如印刷电路板或者主板)之间电互连。半导体封装体可包括具有引线的支撑引线框、电耦合至该引线框的半导体芯片、以及在该引线框和芯片表面成型的密封材料。

由于低制造成本和高可靠性，引线框封装体用于封装半导体芯片。然而，引线框的成本优势随着封装复杂性的增加而降低。例如，由于封装体尺寸和工艺复杂性的增加，需要多芯片集成的封装体需要使用更昂贵的引线框。

发明内容

这些以及其他问题通常可通过说明本发明的实施例来解决或避免，并取得技术优势。

根据本发明的实施例，半导体封装体包括具有第一和第二管芯附着垫的基板。第一管芯设置在第一管芯附着垫之上。第二管芯设置在第二管芯附着垫之上。具有至少第一、第二和第三部分的第三管芯设置在第一管芯和第二管芯之间，以使第一部分设置在第一管芯的一部分之上，第二部分设置在第二管芯的一部分之上，并且第三部分设置在第一管芯和第二管芯之间的区域之上。

根据本发明的实施例，形成半导体封装体的方法包括附着第一管芯至基板的第一管芯附着垫之上。第二管芯附着至基板的第二管芯附着垫之上。该方法进一步包括将第三芯片附着至第一和第二管芯。在一个或更多实施例中，第三管芯的第一部分附着至第一管芯的第一部分，第三管芯的第二部分附着至第二管芯的第一部分，并且第三管芯的第三部分附着至第一管芯和第二管芯之间的第一区域。

前述已相当概括地概述了本发明实施例的特征，以便可更好地理解以下本发明的详细说明。将在以下说明本发明实施例其他的特征和优点，它们构成本发明权利要求的主题。本领域技术人员应该理解可容易地利用所公开的概念和具体实施例作为用于实现本发明相同目的而变更或设计其他结构或工艺的基础。本领域技术人员还可了解这样同等的构造不脱离所附权利要求所述的本发明的精神和范围。

附图说明

为了更完整地理解本发明及其优势，参考结合附图进行的下面的说明，其中：

图1包括图1a和1b，是根据本发明的实施例的半导体封装体，其中图1a图示了半导体封装体的俯视图，并且图1b图示了半导体封装体的剖视图；

图2图示了根据本发明的实施例使用的引线框基板；

图3图示了根据本发明的实施例的图2的引线框基板的一部分，其中图3a图示了剖视图并且图3b图示了俯视图；

图4包括图4a和4b，图示了根据本发明的实施例的制造阶段的半导体封装体，其中图4a图示了剖视图并且图4b图示了俯视图；

图5图示了根据本发明的实施例的下一制造阶段的半导体封装体的俯视图；

图6包括图6a和6b，图示了根据本发明的实施例的随后的制造阶段的半导体封装体，其中图6a图示了剖视图并且图6b图示了俯视图；

图7包括图7a和7b，图示了根据本发明的实施例的随后的制造阶段的半导体封装体，其中图7a图示了剖视图并且图7b图示了俯视图；

图8图示了根据本发明的实施例成型密封后的下一制造阶段的半导体封装体的剖视图；

图9包括图9a和9b，图示了根据本发明的实施例成型密封后的切割工艺，其中图9a图示了切割前的半导体封装体，而图9b图示了切割后的半导体封装体；

图10图示了其中使用不同厚度芯片的本发明的实施例；

图11包括图11a和11b，图示了在每一个管芯附着垫上设置有不同数目的第一管芯的实施例；

图12图示了根据本发明的实施例的半导体封装体，其中基板的印迹面积减小，尽管管芯附着垫的数目没有减少；以及

图13包括图13a和13b，图示了半导体封装体的实施例，其中不同尺寸的芯片被有效封装。

不同图中的相应数字和符号通常指代相应的部分，除非另有说明。所作的图清楚地说明实施例的相应方面，而并非按比例作图。

具体实施方式

下面详细讨论多个实施例的制作和使用。然而应当认识到，本发明提供了很多适用的发明构思，其可以体现在诸多具体环境中。所讨论的具体实施例仅仅是制作和使用本发明的例证性的具体方式，而并不限制本发明的范围。