[发明专利]半导体承载件暨封装件及其制法

说明书

技术领域

本发明有关于一种承载件暨封装件及其制法，尤指一种半导体承载件暨封装件及其制法。

背景技术

四方平面无导脚(Quad Flat No Lead，简称QFN)半导体封装件为一种使芯片座和接脚底面外露于封装层底部表面的封装单元，一般是采用表面粘着技术(surface mount technology，简称SMT)将四方平面无导脚半导体封装件接置于印刷电路板上，借此以形成一具有特定功能的电路模块。

请参阅图1，美国专利第6635957号、第6872661号、第7009286号、第7081403号、与第7371610号等先前技术揭示一种现有的四方平面无导脚半导体封装件的剖视图，其先于承载板10中形成多个固定孔径的通孔100，并以电镀方式于各该通孔100中形成电性接点11，其中，各该电性接点11是由多次电镀不同金属层所叠接形成，之后再将半导体芯片12接置于该承载板10上，并进行打线制程，以将该半导体芯片12电性连接至各该电性接点11，最后，以封装层13包覆该半导体芯片12、电性接点11与承载板10。

现有的四方平面无导脚半导体封装件具有制作简单、及电镀方式形成的电性接点较小的优点；然而，由于容置该电性接点的通孔为固定孔径，所以该电性接点容易从该通孔中脱落；此外，由于部分电性接点距离半导体芯片较远，故其打线须耗费较长的金属线材(例如金线)，而造成整体成本的上升。

因此，如何避免上述现有技术中的种种问题，以使四方平面无导脚半导体封装件的电性接点不易脱落，并减低打线所需的材料成本，实已成为目前亟欲解决的课题。

发明内容

有鉴于上述现有技术的缺失，本发明的主要目的在于提供一种半导体承载件暨封装件及其制法，能有效避免电性接点脱落、并缩减导电组件的长度。

提供一种半导体承载件，其包括：第一封装层，具有多个贯穿的顶宽底窄的锥形孔；电性接点，其形成于各该锥形孔中而呈锥形；以及多路线路，其形成于该第一封装层的顶面上，各该线路的一端连接各该电性接点，各该线路的另一端形成有焊指垫，该等焊指垫以围绕方式配置，以于该第一封装层的顶面上定义出一置晶区。

本发明提供一种半导体封装件，其包括：具有多个贯穿的顶宽底窄的锥形孔的第一封装层；形成于各该锥形孔中而呈锥形的电性接点；形成于该第一封装层的顶面上的多路线路，各该线路的一端连接各该电性接点，各该线路的另一端形成有焊指垫，该等焊指垫以围绕方式配置，以于该第一封装层的顶面上定义出一置晶区；设置于该置晶区中的该第一封装层的顶面上的半导体芯片；将该半导体芯片电性连接至各该焊指垫的多个导电组件；以及覆盖该半导体芯片、导电组件、线路与第一封装层的第二封装层。

本发明还提供一种半导体承载件的制法，其包括：于一承载板上形成第一封装层；于该第一封装层中形成多个顶宽底窄的锥形孔，以外露该承载板；以及于各该锥形孔中形成锥形的电性接点，并于该第一封装层上形成多路线路，各该线路的一端连接各该电性接点，各该线路的另一端形成有焊指垫，该等焊指垫以围绕方式配置，以于该第一封装层上定义出一置晶区。

本发明还提供一种半导体封装件的制法，其包括：于一承载板上形成第一封装层；于该第一封装层中形成多个顶宽底窄的锥形孔，以外露该承载板；于各该锥形孔中形成锥形的电性接点，并于该第一封装层上形成多路线路，各该线路的一端连接各该电性接点，各该线路的另一端形成有焊指垫，该等焊指垫以围绕方式配置，以于该第一封装层上定义出一置晶区；于该置晶区中的该第一封装层上接置半导体芯片；形成多个导电组件，以借由该导电组件将该半导体芯片电性连接至该焊指垫；形成覆盖该半导体芯片、导电组件、线路与第一封装层的第二封装层；以及移除该承载板。

由上可知，本发明的半导体承载件暨封装件于第一封装层中形成孔径渐缩的锥形孔，所以该电性接点无法从该锥形孔滑出或脱落，而能提升整体可靠度；此外，本发明的封装件可于接置有半导体芯片的该侧的表面上布设多个连接各该电性接点的线路，并借由该线路的焊指垫以拉近导电组件的打线距离，故能有效缩减导电组件所需的长度，进而减低整体制造成本。

附图说明

图1为一种现有的四方平面无导脚半导体封装件的剖视图。

图2A至图2L为本发明的半导体承载件暨封装件及其制法的剖视图，其中，图2F’为部分图2F的俯视图。

主要组件符号说明

10，20    承载板

100       通孔

11        电性接点

12        半导体芯片