[发明专利]层叠式半导体封装及其制造方法

说明书

技术领域

本发明涉及层叠式半导体封装及其制造方法。

背景技术

在半导体行业中，用于半导体集成电路的封装技术正在持续发展以满足对于小型化和装配效率的需求。例如，对小型化的需求加速了尺寸近似于芯片的封装的技术的发展，并且对装配可靠性的需求突显了用于提高装配工作效率以及装配之后机械及电可靠性的封装技术的重要性。此外，由于在电气和电子产品中对小型化和高性能的需要，在本领域中层叠技术已被提出并且目前正发展出各种类型。

在半导体行业中所涉及的术语“层叠”指的是竖直堆积至少两个半导体芯片或者半导体封装的技术。通过使用层叠技术，例如，通过层叠两个256M的DRAM，可以配置出一个512M的DRAM。此外，由于层叠式半导体封装在存储容量、装配密度和装配面积利用效率方面提供了优点，所以层叠式半导体封装的研究与发展正在加速。

图1是横截面视图，示出一已知POP(封装体叠层)型层叠式半导体封装。下封装20以及上封装30层叠在主基板10上，同时通过焊球41和42电连接。

具体地，主基板10和下封装20通过焊球41彼此电连接，该焊接球41在形成于主基板10上表面上的球岛状图案11与形成于下封装20的基板21下表面上的球岛状图案23A之间形成，并且下封装20与上封装30通过焊球42彼此电连接，该焊球42在形成于下封装20的基板21的上表面上的球岛状图案23B与形成于上封装30的基板31的下表面上的球岛状图案33之间形成。

未阐明的附图标记22、24、25和26分别指的是构成下封装20的第一半导体芯片、第一粘接件、第一接合线以及下模制部件，以及未阐明的附图标记32、34、35和36分别指的是构成上封装30的第二半导体芯片、第二粘接件、第二接合线以及上模制部件。

然而，在已知的层叠式半导体封装中，当对焊球41和42实施回流工艺时，在主基板10、下封装20以及上封装30中可能出现翘曲，并且由于翘曲的出现，在焊球41和42中可能出现裂缝。裂缝的出现可能导致不合格产品的产生，由此制造产量和生产率可能恶化。

发明内容

本发明的实施方式针对层叠式半导体封装以及能抑制失效发生的该结构制造方法。

在本发明的一示例性实施方式中，层叠式半导体封装包括：含有多个半导体封装和粘接件的半导体封装模块，其中每个半导体封装具有第一表面、背对该第一表面的第二表面、连接第一表面与第二表面的侧表面以及形成在该侧表面以穿过该第一表面与第二表面的贯通孔，并且该多个半导体封装层叠使得它们的贯通孔彼此竖直连接，以及所述粘接件形成在半导体封装之间并且将半导体封装彼此附接；主基板，支撑半导体封装模块且在其面向半导体封装模块的第三表面上形成有与贯通孔对准的主连接垫；以及导电连接件，形成在贯通孔中，并且电连接半导体封装与主连接垫。

在本发明的另一示例性实施方式中，一种用于制造层叠式半导体封装的方法包括步骤：形成多个半导体封装，每个半导体封装均具有第一表面、背对该第一表面的第二表面以及连接第一表面和第二表面的侧表面，并在侧表面上形成有穿过第一表面和第二表面的贯通孔；以部分覆盖在半导体封装的第二表面敞开的贯通孔的横截面的方式，将第一粘接件附接到半导体封装的第二表面；将焊球插入贯通孔中；在形成有主连接垫的主基板上层叠该半导体封装，使得半导体封装的贯通孔彼此竖直连接；以及回流该焊球，由此形成电连接半导体封装与主连接垫的导电连接件。

在本发明的另一示例性实施方式中，层叠式半导体封装包括：多个半导体封装模块，每个半导体封装模块包括多个半导体封装和粘接件，其中每个半导体封装具有第一表面、背对该第一表面的第二表面、连接第一表面与第二表面的侧表面、以及形成在该侧表面上以穿过该第一表面和第二表面的贯通孔，并且该多个半导体封装层叠使得它们的贯通孔彼此竖直地连接，以及所述粘接件形成在半导体封装之间并且将半导体封装彼此附接，并且该多个半导体封装模块以矩阵形式形成为彼此邻接，使得在竖直方向上连接的半导体封装的贯通孔在水平方向上连接；以及主基板，支撑该半导体封装模块且在其面向半导体封装模块的第三表面上形成有主连接垫，该主连接垫与在竖直方向上相连的贯通孔对准；以及导电连接件，形成在贯通孔中，并且电连接半导体封装与主连接垫。

附图说明

图1是横截面视图，示出一已知POP型层叠式半导体封装；

图2是透视图，示出根据本发明一示例性实施方式的层叠式半导体封装；

图3是沿图2的线I-I′截取的横截面视图；

图4是图2所示的半导体封装的部分剖面透视图；