[发明专利]半导体结构及其制作方法

说明书

技术领域

本发明涉及半导体领域，更具体地，涉及一种能够有效提供沟道区应力的半导体结构及其制造方法。

背景技术

随着半导体技术的不断发展，对CMOSFET(互补型金属氧化物半导体场效应晶体管)器件的特征尺寸及性能的要求越来越高，将应变沟道(Strained Channel)运用于MOSFET中可提高器件性能。例如可以通过在源/漏之间的沟道上施加应力来改善载流子的迁移率，从而改善集成电路的性能。具体地，对于nMOSFET，沟道中的载流子是电子，沟道两端的拉应力能够增加电子的迁移率；对于pMOSFET，沟道中的载流子是空穴，沟道两端的压应力能够增加空穴的迁移率。

但是随着集成电路密度的增加及间距的减小，应变沟道也很难提供足够大的应力以满足器件的性能需求。

有鉴于此，需要提供一种新颖的半导体结构及其制作方法，以进一步增强沟道应力。

发明内容

本发明的目的在于提供一种半导体器件及其制作方法，以克服上述现有技术中的问题，特别是进一步增强MOSFET的沟道应力。

根据本发明的一方面，提供了一种半导体结构，包括：半导体衬底；沟道区，形成于半导体衬底上；栅堆叠，形成于沟道区上；侧墙，形成于栅堆叠的外侧；源/漏区，形成于沟道区的两侧；栅堆叠包括：栅介质层，形成于沟道区上；导电层，形成在栅介质层上；其中，对于nMOSFET，导电层具有压应力，以给沟道区提供拉应力；对于pMOSFET，导电层具有拉应力，以给沟道区提供压应力。

优选地，栅介质层覆盖沟道区的上表面以及侧墙的内壁形成；则导电层形成于栅介质层上。

优选地，本发明实施例的半导体结构中，导电层可以包括功函数金属层和应力层，功函数金属层覆盖栅介质层的上表面和侧墙的内壁形成，应力层具有拉应力或压应力并形成于功函数金属层上。

可选地，栅介质层覆盖沟道区的上表面以及侧墙的内壁形成，功函数金属层可以形成于栅介质层上，应力层形成于功函数金属层上。

优选地，导电层包括TiAl化合物。

可选地，在半导体结构上覆盖有应力层，对于nMPSFET覆盖拉应力层，对于pMOSFET覆盖压应力层。优选在栅堆叠上方的应力层中形成有开口，以增强nMOSFET的沟道区上的拉应力以及pMOSFET的沟道区上的压应力。

根据本发明的另一发明，提供了一种半导体结构，包括：半导体衬底，以及形成于半导体衬底上的nMOSFET区和pMOSFET区，nMOSFET区和pMOSFET区上分别形成有nMOSFET结构和pMOSFET结构；nMOSFET结构包括：第一沟道区，形成于nMOSFET区上；以及第一栅堆叠，形成于第一沟道区上方；其中第一栅堆叠中包括第一栅介质层，形成于第一沟道区上方；具有压应力的第一导电层，形成在第一栅介质层上，以给第一沟道区提供拉应力；pMOSFET结构包括：第二沟道区，形成于pMOSFET区上；以及第二栅堆叠，形成于第二沟道区上方；其中第二栅堆叠中包括第二栅介质层，形成于第二沟道区上方；具有拉应力的第二导电层，形成在第二栅介质层上，以给第二沟道区提供压应力。

优选地，在第一栅介质层和第一导电层之间形成有功函数金属层。

优选地，nMOSFET结构上覆盖有拉应力材料以给第一沟道区提供拉应力；pMOSFET结构上覆盖有压应力材料以给第二沟道区提供压应力。

优选地，对nMOSFET上方的拉应力层或pMOSFET上方的压应力层，在第一栅堆叠和第二栅堆叠上方形成有开口，以增强第一沟道区的拉应力和第二沟道区的压应力。

优选地，压应力层与压应力层之间的接触界面，与第一栅堆叠之间的距离大于接触界面与第二栅堆叠之间的距离，以进一步增大沟道区中的应力。

根据本发明的再一方面，提供了一种半导体结构的制造方法，包括：提供半导体衬底；在半导体衬底上形成牺牲栅，以及牺牲栅外侧的侧墙；在侧墙的两侧形成源/漏区，从而在牺牲栅下方形成沟道区；去除牺牲栅以在侧墙之内形成开口；在开口内形成栅堆叠，栅堆叠中包括导电层；其中，对于nMOSFET，导电层具有压应力，以给沟道区提供拉应力；对于pMOSFET，导电层具有拉应力，以给沟道区提供压应力。

优选地，在开口内形成栅堆叠包括：在开口内形成栅介质层；以及在栅介质层上形成导电层。可选地，可以覆盖开口的底部和侧壁形成栅介质层。

优选地，形成导电层的步骤可以包括：可以覆盖开口的底部和侧壁形成功函数金属层，在功函数金属层上形成应力层。