[发明专利]复合底胶、半导体封装物及其形成方法

说明书

技术领域

本发明涉及半导体封装物(semiconductor package)内的底胶(underfill)，尤其涉及一种复合底胶(composite underfill)、半导体封装物以及半导体封装物的形成方法。

背景技术

一般于倒装芯片(flip chip)技术中，于半导体芯片(semiconductor chip)与载具(carrier)之间使用底胶(underfill)并借由降低焊锡凸块(solder bump)上的应力而增加封装物的可靠度。然而，可还改善底胶以助长公知底胶的功能。

倒装芯片组件(flip chip assembly)包括位于如陶瓷基板或电路板的一载具上的朝下面向(即覆盖)半导体芯片(chip)或裸片(die)的一直接电性连接情形，其使用了芯片上的导电凸块焊垫(conductive bump bond pads)而达成。倒装芯片组件通常借由于芯片的凸块焊垫(bump bond pad)上设置焊锡凸块(solder bump)、将形成有焊锡凸块的芯片贴附于载具上以及涂布粘着性的底胶于芯片与载具之间。公知底胶例如为Hitachi的3730及Namics的UA28。

倒装芯片组件的凸块具有多种功能，但其仍可能因为应力而产生故障。于上述功能中，凸块形成了自芯片至用于安装芯片的导电路径。这些凸块也构成了基板上的部分芯片的机械安装情形。不幸地，凸块通常基于应力问题而易破裂，而上述应力包括介于芯片与载具基板之间的热膨胀不匹配情形造成的应力。当热能变化产生时，上述的显著热膨胀系数差异将于结构处产生应力。图1A显示了于热平衡状态下通过焊锡凸块8而安装于载具4上的芯片2。图1B则显示了加热至高于热平衡状态的一温度时的芯片2’、载具4’与凸块8’。此时芯片2’膨胀了一长度Δl_FC，而载具4’则膨胀了一长度Δl_C。上述两长度间的差异于凸块8’上产生了会造成破裂或其他问题的应力。

解决起因于热膨胀系数差异所导致问题的一方案为使用环氧树脂底胶(epoxy underfill)以填入位于芯片与基板之间的间隙。图2A显示了加入于芯片2与载具4之间并环绕凸块8的底胶6。底胶帮助了应力的分散并保护了焊锡凸块。但是有时候底胶具有一高热膨胀系数(coefficient of thermalexpansion，CTE)，其于芯片与底胶之间产生了不匹配(mismatch)的热膨胀情形。如此的不匹配情形于封装物内产生了更多应力，且其导致了故障问题。上述情形显示于图2B，其中底胶6”依照较封装物内其他元件更高的一比率而膨胀。底胶6”可能于芯片2”与载具4”之间产生爆破(bubble out)而造成了芯片2”的破裂(cracking)或脱附(delamination)。另外，底胶6”可膨胀了一高度Δhu并于凸块8”处产生了更高应力。

随着于芯片内低介电常数介电材料的广泛应用，对于凸块与低介电常数介电材料的保护形成两难。保护易碎的凸块需要高强度的底胶。然而，低介电常数介电层却可能受到上为高强度底胶的损害，而发生脱附等问题。为了保护低介电常数介电膜层，底胶较佳地具有低的玻璃转换温度(glass transitiontemperature，Tg)。低玻璃转换温度的底胶于相对低的温度产生软化。当芯片的温度上升时，底胶的模数(modulus)便减少，使得施加于低介电常数介电材料的应力得以降低。然而，基于此低模数，低玻璃转换温度的底胶对于焊锡凸块所提供的保护便降低，使得焊锡凸块面临可能造成断路(open circuit)的破裂情形。于图3内的放大情形10显示了当底胶6具有一高玻璃转换温度时，位于芯片2的低介电常数介电层内的破裂12。而放大情形14则显示了当底胶6具有低玻璃转换温度时，于一凸块8内的破裂16。

低介电常数介电材料可因底胶未能传导散去芯片的热能所引起的热疲劳(thermal fatique)而产生破裂。另外，低介电常数介电材料也可因如前所述的基于不匹配的热膨胀系数而产生破裂。