[发明专利]半导体芯片及半导体装置

说明书

本申请是申请号为200410044584.9(申请日：2004年5月13日；发明名称：半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置)的分案申请

技术领域

本发明涉及一种具有在厚度方向上贯通的贯通电极的半导体芯片及其制造方法，以及将多个具有在厚度方向上贯通的贯通电极的半导体芯片层叠而成的半导体装置及其制造方法。

背景技术

作为包含多个半导体芯片的半导体装置，有一种多芯片模块(MCM)。在现有技术的多芯片模块中，在由绝缘体构成的布线基板上，多个半导体芯片是与布线基板平行地横向(与布线基板平行的方向)排列配置的。这时，将该多芯片模块安装到其它布线基板上时，存在着安装面积变大的问题。

于是，有人试图在半导体装置内，将多个半导体芯片层叠在布线基板上，以减少半导体装置的安装面积。在这种半导体装置中，有的设置在厚度方向上贯通半导体芯片的贯通电极，利用该贯通电极实现纵向的电连接。

图17(a)～图17(f)，是为了讲述现有技术的具有贯通电极的半导体芯片的第1制造方法而绘制的图解式的剖面图。

在一个表面(以下称作“表面”)上形成有功能元件(器件)101的半导体晶片(以下简称“晶片”)W的表面上，形成由氧化硅(SiO₂)构成的硬掩膜103。硬掩膜103，具有使功能元件101的所定部分和在晶片W中的功能元件101的侧面的区域露出来的开口103a。

晶片W的厚度，例如晶片W的直径为8英寸时，是725μm左右：晶片W的直径为6英寸时，是625μm左右。

然后，通过反应性离子腐蚀(RIE)，在开口部103内露出的晶片W中，在功能元件101的侧面的区域，形成表面侧凹处102。表面侧凹处102的深度，例如是70μm左右。接着，采用CVD(Chemical Vapor Deposition)法，在开口103a及表面侧凹处102内的露出表面，形成具有使功能元件101的所定部位露出来的图案、由氧化硅构成的绝缘膜104。

接着，在该绝缘膜104上及开口103a的内周面，例如，形成由铜构成的籽晶层105后，通过以籽晶层105为籽晶的电镀，用由铜构成的金属材料106埋住开口103a及表面侧凹处102内部。金属材料106，与功能元件101的所定部位电连接。

随后，对经过以上工序的晶片W的表面，即设置了金属材料106的一侧的表面，进行CMP(Chemical Mechanical Polishing)研磨(磨削)，使硬掩膜103的表面和金属材料106的表面拉平。接着，在经过以上工序的晶片W的表面，形成具有使表面侧凹处102上的金属材料106露出的开口的表面侧绝缘膜107，在金属材料106的露出部分，形成突起108。图17(a)示出这种状态。

接着，在晶片W的表面贴附图中未示出的支撑体，对于与晶片W的表面相对的一侧的面(以下称作“背面”)进行机械性磨削，使晶片W成为厚度约55μm左右的薄片。这样，金属材料106就从背面露出，表面侧凹处102内的金属材料106成为贯通电极109。金属材料106的残余部位，成为将贯通电极109和功能元件101电连接的布线材料110。图17(b)示出这种状态。

在晶片W的背面，存在着具有磨削的痕迹和磨削时受到的损伤的磨削损伤层。为了去除该磨削损伤层，将晶片W的背面进行5μm左右的干腐蚀。这时，贯通电极109、籽晶层105以及绝缘膜104几乎未被腐蚀，从晶片W的背面突出。该工序之后，晶片W的厚度大约为50μm左右。图17(c)示出这种状态。

再在晶片W的整个背面，形成由氧化硅构成的背面侧绝缘膜111(参阅图17(d))。进而，通过磨削去除背面侧绝缘膜111中的覆盖贯通电极109、籽晶层105以及绝缘膜104的部分后，使它们露出，形成突起112(参阅图17(f))。然后，将晶片W切断，做成一个个具有贯通电极109的半导体芯片。

图18(a)～图18(f)，是为了讲述现有技术的具有贯通电极的半导体芯片的第2制造方法而绘制的图解式的剖面图。该制造方法，刊登在国际公开第W098/19337号手册中。在图18(a)～图18(f)中，对与图17(a)～图17(f)所示的各部位对应的部分，赋予和图17(a)～图17(f)相同的参照符号，并不在赘述。