“累加和”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果24848104个，建议您升级VIP下载更多相关专利

[发明专利]一种数据处理方法及装置、芯片、设备、存储介质-CN202210027275.9在审
发明人：孙炜;祝叶华 -专利权人： OPPO广东移动通信有限公司
申请日： 2022-01-11 - 公布日： 2023-07-25 - 主分类号： G06N3/063 文献下载
摘要：本申请实施例提供了一种数据处理方法及装置、芯片、设备、存储介质，该装置中部署计算单元阵列，计算单元阵列中包括多个深度可分离卷积计算单元，每一个深度可分离卷积计算单元包括：多条乘累加器、多个中间结果累加器和一个多路选择器；其中，每条乘累加器的输出端与一个中间结果累加器的输入端连接，一个多路选择器的输入端分别与多条乘累加器的输出端和多个中间结果累加器的输出端连接；多条乘累加器，用于执行一个通道输入特征数据中多个卷积窗口数据的乘累加运算；多个中间结果累加器，用于分别对对应的乘累加器产生的中间结果进行累加运算；一个多路选择器，用于选择输出每条乘累加器的运算结果、或选择输出每个中间结果累加器的累加结果。
一种数据处理方法装置芯片设备存储介质

[实用新型]一种6位显示累加计时计数器-CN202021112976.5有效
发明人：赵涛;夏玉果 -专利权人：江苏信息职业技术学院
申请日： 2020-06-16 - 公布日： 2021-03-26 - 主分类号： G06M1/22 文献下载
摘要：本实用新型涉及一种6位显示累加计时计数器，包括输入回路、电源回路、累加计时计数回路和显示回路；输入回路的输出端与累加计时计数回路的输入端连接，累加计时计数回路的输出端与显示回路输入端连接，电源回路给输入回路和累加计时计数回路供电；所述的输入回路包括有源计时计数输入回路、无源计时计数输入回路、有源复位输入回路和无源复位输入回路；本实用新型集输入源的不同、累加计时器、累加计数器为一体，能够通过设定对应的拨动开关来实现累加计时输入源类型和累加计数的输入源类型之间的切换、计时和计数功能切换、累加计时时基的切换、累加计数频率的切换换，提高了电子元器件和线路板的通用性，方便了用户的使用。
一种显示累加计时计数器

[发明专利]数据累加装置、方法及数字信号处理装置-CN201510862723.7有效
发明人：李震;刘少礼;张士锦;罗韬;钱诚;陈云霁;陈天石 -专利权人：中国科学院计算技术研究所
申请日： 2015-12-01 - 公布日： 2017-04-12 - 主分类号： G06F7/50 文献下载
摘要：本发明公开一种数据累加装置、方法及数字信号处理装置，所述装置包括累加树模块，采用二叉树结构的形式对输入数据进行累加，并输出累加结果数据；寄存模块，包含多组寄存器，对累加树模块在累加过程中产生的中间值数据及累加结果数据进行寄存；控制电路，生成数据选通信号以控制累加树模块过滤不需要累加的输入数据，以及生成flag标志信号以进行如下控制选择将一个或多个存储于寄存器中的中间值数据与所述累加结果相加后的结果作为输出数据，或者选择直接将累加结果作为输出数据由此，能够在一个时钟周期节拍内快速的将多组输入数据累加至一组和值。同时，所述累加装置可通过控制信号灵活选择同时累加多个输入数据中的部分数据。
数据累加装置方法数字信号处理

[发明专利]扫描镜驱动装置与驱动方法及扫描装置-CN201410133720.5有效
发明人：李耀辉;张平;陈重德;王郁仁 -专利权人：财团法人工业技术研究院
申请日： 2014-04-03 - 公布日： 2017-09-29 - 主分类号： G02B26/10 文献下载
摘要：一种扫描镜驱动装置与驱动方法及扫描装置，该扫描镜驱动装置包括累加单元与处理单元。累加单元用以接收频率控制字与第一累加值，并对频率控制字与第一累加值进行累加，以产生第二累加值。处理单元耦接累加单元，用以接收第二累加值，并依据第二累加值与预设值，以产生驱动信号，并调整第二累加值，以输出第一累加值。
扫描驱动装置方法

[发明专利]一种电池容量的检测方法及装置-CN201611231323.7在审
发明人：李城铭;倪漫利 -专利权人：深圳天珑无线科技有限公司
申请日： 2016-12-28 - 公布日： 2017-05-31 - 主分类号： G01R31/36 文献下载
摘要：本发明公开了一种电池容量的检测方法及装置，该检测方法包括获取标准电池的容量累加和；其中，标准电池的容量累加和是根据标准电池每次使用循环的容量累加得到的；检测当前电池的放电电量，并对在当前次使用循环中的每次放电电量进行累加，得到放电电量累加和；将放电电量累加和与标准电池的容量累加和进行比较，以确定当前电池的容量。
一种电池容量检测方法装置

[发明专利]一种生成校验和的方法、装置及电子设备-CN202210015683.2在审
发明人：陈坚 -专利权人：锐捷网络股份有限公司
申请日： 2022-01-07 - 公布日： 2022-05-13 - 主分类号： H04L1/00 文献下载
摘要：一种生成校验和的方法、装置及电子设备。在本申请中将待处理报文拆分为多个子数据，每个子数据由单独的校验和累加单元进行累加计算，得到累加结果，对得到的所有累加结果进行累加合并，得到待处理报文对应的校验和。通过该方法实现了硬件设备对待处理报文拆分累加得到校验和，不仅可以节约CPU资源，而且还可以满足大带宽要求。
一种生成校验方法装置电子设备

[发明专利]业务数据排行处理方法和机器可读存储介质-CN201710606286.1在审
发明人：徐子为;管新蒙;张夏华;黄振辉 -专利权人：广州市百果园信息技术有限公司
申请日： 2017-07-24 - 公布日： 2017-11-24 - 主分类号： G06F17/30 文献下载
摘要：本申请提供一种业务数据排行处理方法和机器可读存储介质，所述方法包括采用实时进程生成第一累加值序列；采用延时进程生成第二累加值序列；根据排行需求，确定排行需求时段对应的结束时刻和起始时刻，其中结束时刻与起始时刻之间间隔所述预设时间间隔；从第一累加值序列中，获取结束时刻对应的累加值；从第二累加值序列中，获取起始时刻对应的累加值；计算结束时刻对应累加值与起始时刻对应的累加值之间的差值，得到目标数据在排行需求时段内的累加值。
业务数据排行处理方法机器可读存储介质

[发明专利]一种信号的相干累加方法及装置、信号捕获方法及装置-CN202310765112.5在审
发明人：王炎;张兴智;王云 -专利权人：上海华测导航技术股份有限公司
申请日： 2023-06-26 - 公布日： 2023-10-20 - 主分类号： G01S19/30 文献下载
摘要：本申请提供一种信号的相干累加方法及装置、信号捕获方法及装置，应用于通信技术领域，其中，信号的相干累加方法包括：根据并行起始地址读取待累加数据；其中，待累加数据包括对调制信号进行预处理后得到的数据以及伪码数据；对待累加数据进行并行累加以及相干累加，直至相干累加次数达到相干累加设定值且变换域输入计数值达到变换域输入设定值，得到相干累加结果；其中，每当相干累加次数达到相干累加设定值时，变换域输入计数值加一；判断相干累加结果的长度是否达到相干累加设定长度；若相干累加结果的长度达到相干累加设定长度，对并行起始地址进行更新。在上述方案中，可以适应于不同的场景中，提高信号的相干累加的灵活性。
一种信号相干累加方法装置捕获

[发明专利]业务监控方法、装置、计算机设备和存储介质-CN202210647436.4在审
发明人：潘力;何志雄;何本仕;徐长正;滕林芝;伍波 -专利权人：广州骏伯网络科技有限公司
申请日： 2022-06-08 - 公布日： 2022-08-12 - 主分类号： G06Q30/06 文献下载
摘要：本发明适用于电子商务技术领域，提供了一种业务监控方法、装置、计算机设备和存储介质。所述业务监控方法包括：获取订单流水数据；将预设单位时间的内的订单流水数据累加存储，得到第一累加数据；根据所述第一累加数据，确定监控时间内订单流水数据的累加，得到第二累加数据；将所述第二累加数据与流水数据阈值进行对比，当所述第二累加数据小于所述流水数据阈值，发出告警。本方案通过将预设单位时间内的订单流水数据累加存储，想要获得监控时间内订单流水数据的累加，将多个单位时间内的累加数据即第一累计数据累加计算即可，相比于将监控时间内的订单流水数据挨个累加，有效减少计算量，降低服务器计算压力
业务监控方法装置计算机设备存储介质

[实用新型]一种小型6位显示电子式无源型累加计数器-CN201920943202.8有效
发明人：赵涛;权伟 -专利权人：江苏信息职业技术学院
申请日： 2019-06-21 - 公布日： 2020-02-07 - 主分类号： G06M1/27 文献下载
摘要：本实用新型的小型6位显示电子式无源型累加计数器，包括电源回路、输入回路、与输入回路连接的累加计数回路、与累加计数回路相连接的显示回路；电源回路为输入回路和累加计数回路供电，输入回路输出累加计数信号和复位信号到累加计数回路，累加计数加路通过显示回路显示当前计数情况。本实用新型提供的小型6位显示电子式无源型累加计数器内部计数芯片采用低功耗单片机实现，且外围元器件少，提高了该累加计数器的稳定性和可靠性，节省了生产厂商的人工及物料费用，提高了生产效率，减少了生产和维护成本
累加计数回路输入回路累加计数器本实用新型电源回路电子式无显示回路源型低功耗单片机外围元器件复位信号计数芯片计数信号生产厂商生产效率输出累加物料费用供电维护生产

[发明专利]电荷域、模拟域混合型CMOS‑TDI图像传感器-CN201710013425.X在审
发明人：姚素英;于长伟;聂凯明;徐江涛;高静 -专利权人：天津大学
申请日： 2017-01-09 - 公布日： 2017-08-15 - 主分类号： H04N5/374 文献下载
摘要：本发明涉及模拟集成电路设计领域，为降低电荷域累加方案中对电荷传输效率和满阱容量的要求，也降低模拟域累加方案对速度的要求，同时优于单独使用模拟累加方案。本发明采用的技术方案是，电荷域、模拟域混合型CMOS‑TDI图像传感器，由像素阵列、电荷域累加器、模拟域累加器阵列、ADC阵列、移位寄存器、时序控制模块构成，像素阵列大小为L列N行，电荷域累加器共有M级，模拟域累加器阵列为K级，其中N＝M×K；电荷域累加器是使用CMOS工艺完成CCD功能，即让电荷在相邻势阱中转移，模拟域累加器阵列为电容累加方式；先电荷域累加后将信号送到模拟累加器中进行第二次累加后形成最终输出
电荷模拟混合 cmos tdi 图像传感器

[发明专利]并行处理的可分割的乘法累加单元-CN03153649.2无效
发明人：姜小波;陈杰 -专利权人：中国科学院微电子中心
申请日： 2003-08-19 - 公布日： 2005-02-23 - 主分类号： G06F7/38 文献下载
摘要：本发明一种并行处理的可分割的乘法累加单元，其特征在于，其中包括：一个部分积生成单元，一个部分积累加阵列，一个可分割累加器构成；其中部分积生成单元的输出端连接于部分积累加阵列的输入端；部分积累加阵列的输出端连接于可分割累加器的输入端；利用该结构实现32位、16位和8位乘法累加运算。
并行处理分割乘法累加单元

[发明专利]一种带符号的多比特存内计算装置-CN202210817623.2有效
发明人：乔树山;陶皓;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-07-13 - 公布日： 2022-09-23 - 主分类号： G06F7/544 文献下载
摘要：本发明涉及一种带符号的多比特存内计算装置，涉及存内计算领域，包括输入模块、多比特乘累加模块和乘累加读出计算模块；所述输入模块用于把输入数据转化为不同的脉宽的输入信号输入到所述多比特乘累加模块，所述多比特乘累加模块包括多个乘累加运算单元，各乘累加运算单元用于将带符号的权重和输入信号进行按位乘加运算后输出第一输出数据和第二输出数据；所述乘累加读出计算模块用于将各乘累加运算单元的输出的第一输出数据和第二输出数据相加后输出。本发明降低了占用面积和功耗。
一种符号比特计算装置

[发明专利]一种用于电化学工作站的波形生成方法-CN202111314344.6在审
发明人：岳鹏;肖长兴;蔡觉平;温凯林;周起设 -专利权人：西安电子科技大学
申请日： 2021-11-08 - 公布日： 2022-03-04 - 主分类号： G06F1/02 文献下载
摘要：本发明提供一种用于电化学工作站的波形生成方法，电化学工作站包括第一波形生成器，第一波形生成器包括第一时间累加器、第一电压累加器、第一辅助累加器和第一输出模块；该方法包括：第一波形生成器接收上位机发送的波形参数；第一时间累加器开始计时，当第一时间累加器的计时结果到达预设的累加时间间隔时，第一电压累加器对波形参数中累加值的整数部分进行累加、第一辅助累加器对波形参数中累加值的小数部分进行累加；将第一辅助累加器的累加结果计入第一电压累加器的累加结果
一种用于电化学工作站波形生成方法

[发明专利]一种矩阵计算器及基于该矩阵计算器的全连接层计算方法-CN202011638796.5在审
发明人：林广栋;黄光红;张笑;顾大晔 -专利权人：安徽芯纪元科技有限公司
申请日： 2020-12-31 - 公布日： 2021-04-06 - 主分类号： G06F7/498 文献下载
摘要：本发明提出一种矩阵计算器及基于该矩阵计算器的全连接层计算方法，矩阵计算器包括H行W列乘累加单元，乘累加单元包括乘法器和累加器，在每行乘累加单元上设置一加法树和一行累加寄存器，该加法树用于计算该行乘累加单元当前计算结果的和，并将当前和累加到行累加寄存器；矩阵计算器设置有第一控制电路，用于控制每行的加法树和行累加寄存器在结果矩阵仅有一行或一列时工作；矩阵计算器设置有第二控制电路，用于禁用乘累加单元中的累加器。
一种矩阵计算器基于连接计算方法