“累加和”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果24848104个，建议您升级VIP下载更多相关专利

[发明专利]用于复数乘法和累加的装置和方法-CN202210645935.X在审
发明人： R.瓦伦丁;M.查尼;R.萨德;E.奥尔德-艾哈迈德-瓦尔;J.科巴尔;R.S.杜布措夫 -专利权人：英特尔公司
申请日： 2018-11-28 - 公布日： 2022-08-26 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了用于复数乘法和累加的装置和方法。本发明的实施例是一种处理器，其包括执行电路来响应于经解码的指令而计算第一复数、第二复数、和第三复数的复数乘法‑累加的结果。处理器还包括：用于解码指令来生成经解码的指令的解码器，以及分别用于提供第一复数、第二复数和第三复数的第一源寄存器、第二源寄存器、以及源和目的地寄存器。
用于复数乘法累加装置方法

[发明专利]均值池化累加电路、装置以及方法-CN202010006439.0在审
发明人：郑旭标 -专利权人：珠海亿智电子科技有限公司
申请日： 2020-01-03 - 公布日： 2020-05-22 - 主分类号： G06N3/063 文献下载
摘要：本发明公开一种均值池化累加电路、装置以及方法，均值池化累加电路包括双端口缓存、写控制电路、读控制电路、MUX、加法电路、减法电路、输出控制电路以及累加缓存器，该均值池化累加电路用于均值池化装置当中；一种均值池化方法包括以下步骤：将输入特征数据进行BLK分块；内部缓存中定义两个缓存阵列，按照乒乓操作的存储策略将第一维度输出累加结果存储于其中一个缓存阵列中；读取所述缓存阵列中第一维度的累加结果，进行第二维度的累加操作；第二维度累加结果输出到均值除法电路本发明的有益效果是：二维方向的累加能够按照同样的一维的累加电路进行第二个维度的运算，使得累加电路具备通用性。
均值累加电路装置以及方法

[发明专利]存储器装置及其操作方法-CN202110829792.3在审
发明人：胡瀚文;李永骏;林柏榕;王淮慕 -专利权人：旺宏电子股份有限公司
申请日： 2021-07-22 - 公布日： 2022-03-08 - 主分类号： G06F7/52 文献下载
摘要：包括多个存储器单元，可用于储存多个权重值在该存储器阵列的这些存储器单元内；一乘法电路，对多个输入数据与这些权重值进行乘法，以得到多个乘法结果，其中在进行乘法时，这些存储器单元产生多个存储器单元电流；一数字式累加电路，对这些乘法结果进行一数字式累加；一模拟式累加电路，对这些存储器单元电流进行一模拟式累加以产生一第一乘积累加运算(MAC)操作结果；以及一决定单元，决定进行该模拟式累加、该数字式累加或一混合式累加，其中，在进行该混合式累加时，根据该第一乘积累加运算操作结果决定是否触发该数字式累加电路。
存储器装置及其操作方法

[发明专利]一种并行码相位搜索装置及实现并行码相位搜索的方法-CN201610109528.1有效
发明人：宋挥师 -专利权人：大唐半导体设计有限公司
申请日： 2016-02-26 - 公布日： 2019-10-25 - 主分类号： G01S19/30 文献下载
摘要：本发明公开了一种并行码相位搜索装置及实现并行码相位搜索的方法，包括：通过预设个数的跳变序列对通过并行码相位搜索电路乘法器相乘获得的乘积分别进行跳变处理，获得相应的跳变乘积；对获得的各跳变乘积分别进行相干累加处理，获得相应的相干累加结果；对各相干累加结果的实数部分分别进行累加处理，确定累加处理后数值最大的跳变序列，并对该跳变序列对应的相干累加结果进行傅里叶反变换处理和取模处理后作为输出进行相位搜索；本发明技术方案中，在并行码相位搜索电路乘法器之后，通过增加消除随机跳变单元和相干累加处理，降低了并行码相位搜索的复杂度，避免了由于相关累加处理出现跳变，实现了弱信号情况下的相位搜索。
一种并行相位搜索装置实现方法

[发明专利]一种超宽带通信的前导码能量峰值检测器及检测方法-CN202210040852.8有效
发明人：王小䶮;姜寒冰 -专利权人：杭州起盈科技有限公司
申请日： 2022-01-14 - 公布日： 2023-07-21 - 主分类号： H04B17/318 文献下载
摘要：本发明适用于无线通信技术领域，提供了一种超宽带通信的前导码能量峰值检测器及检测方法，检测器包括：前导码相关器，用于计算接收信号和本地存储的前导码之间的相关值；最大相关值检测器，对一个symbol的分组的相关值进行最大相关值查找，将查找到的最大相关值的位置进行标记；预累加边界调整器，以查找到的最大相关值的位置为中心，在最小2M个数据的空间范围内顺序选择M个相关值数据；相关值预累加器，将每组对应的M个相关值数据进行预累加得到预累加值；能量检测器，对每组得到的预累加值进行局部加窗累加。通过设置预累加边界调整器和相关值预累加器，实现超宽带通信前导码接收器的峰值能量检测，减少所需的资源。
一种宽带通信前导能量峰值检测器检测方法

[发明专利]电能计量中的防潜动电路和防潜动方法-CN200610162227.1无效
发明人：范志军 -专利权人：北京中星微电子有限公司
申请日： 2006-12-06 - 公布日： 2007-05-16 - 主分类号： G01R11/02 文献下载
摘要：本发明公开了一种电能计量中的防潜动电路，包括：能量累加单元和采样点计数器，其中，所述能量累加单元在同步信号的控制下，对电能计量电路中的输入功率进行采样，并将采样结果进行能量累加；在能量累加结果溢出时，请求采样点计数器进行内部清零，并请求计量单元进行电能计量；根据采样点计数器的请求，进行内部清零；所述采样点计数器在所述同步信号的控制下，对输入功率的采样次数进行累加；在采样次数累加结果溢出时，进行内部清零，并请求能量累加单元进行内部清零；根据来自能量累加单元的请求，进行内部清零。本发明还公开了另一种电能计量中的防潜动电路、一种电能计量中的防潜动方法和另一种电能计量中的防潜动方法。
电能计量中的防潜动电路方法

[发明专利]包括乘累加器的芯片、终端和控制方法-CN202210010736.1在审
发明人：李东声;任子木 -专利权人：腾讯科技（深圳）有限公司
申请日： 2022-01-05 - 公布日： 2023-07-18 - 主分类号： G06F7/575 文献下载
摘要：本申请实施例公开了一种包括乘累加器的芯片、终端和控制方法，该芯片应用于人工智能场景，芯片的乘累加器中设置了包括N个基本乘法单元和基本加法单元的乘法模块，在基本乘法单元和基本加法单元中中分别设置了K个整型乘法器和整型加法器由此在该乘累加器提供乘累加运算时，不论操作数是定点数还是浮点数，以及操作数的不同位宽大小，通过该乘累加器的乘法模块可以支持N对高位宽的操作数，或者N×K对低位宽的操作数的乘法运算。通过上述硬件结构的设置，使得乘累加器的硬件电路资源能够被高效复用，而且针对低位宽的操作数也不会出现硬件资源的浪费。从而无需在芯片中专门设计多个乘累加器，有效控制了乘累加器在芯片中占用空间。
包括累加器芯片终端控制方法

[发明专利]多级数字计数振荡器-CN200410104954.3有效
发明人：彼得·赖克特 -专利权人：泰拉丁公司
申请日： 2004-12-29 - 公布日： 2006-07-05 - 主分类号： H03L7/16 文献下载
摘要：本发明涉及一种包含一个商累加器和一个余项累加器的数字计数振荡器。商累加器具有一个用于接收商值QUOTIENT的可编程输入，一个参考时钟输入和一个多位输出。该输出适合用于传送表示累加的商总和的输出值OUT。多位输出响应于每个参考时钟周期以预定数量递增。余项累加器包含用于接收相应的余项值REMAINDER和除数值DIVISOR的可编程输入，一个参考时钟输入和一个表示少于预定数字整数的累计数字余项总和的多位输出。余项累加器进一步包含一个比较器，该比较器具有一个用于接收编程后的除数值的第一输入，以及一个用于接收余项累加器多位输出的第二输入。当余项多位输出达到预定的整数值时，操作比较器以生成一个应用于商累加器的递增进位信号。
多级数字计数振荡器

[发明专利]累加装置、方法及可读存储介质-CN202011364680.7在审
发明人：不公告发明人 -专利权人：中科寒武纪科技股份有限公司
申请日： 2020-11-27 - 公布日： 2022-05-27 - 主分类号： G06F7/485 文献下载
摘要：本发明是一种累加装置、方法及可读存储介质，用以累加多个浮点数，首先识别基准阶码，再根据基准阶码筛选出累加集群，并对累加集群中的浮点数执行累加。本发明的电路面积小、功耗低、且精度高。
累加装置方法可读存储介质

[发明专利]一种基于多因素影响下的单井重复压裂效果预测方法-CN201810658957.3有效
发明人：王贺华;刘志斌;赵星;闵超;胡义升;扬鸿凯 -专利权人：成都北方石油勘探开发技术有限公司;西南石油大学
申请日： 2018-06-25 - 公布日： 2021-05-18 - 主分类号： E21B43/26 文献下载
摘要：本发明公开了一种基于多因素影响下的单井重复压裂效果预测方法，包括：采集单井重复压裂效果的影响因素数据；基于Meyer软件模拟，采集单井重复压裂效果的预测数据；将若干所述影响因素数据序列和预测数据序列分别进行若干次累加，分别得到单调上升且具有指数特征的累加影响因素数据序列和累加预测数据序列；根据所述累加影响因素数据序列和累加预测数据序列，基于灰色理论、数值微分法和最小二乘法构建预测数据模型。
一种基于因素影响重复效果预测方法

[发明专利]图像的采集方法、装置、计算机设备和存储介质-CN202310304624.1在审
发明人：陈耀闯;郭彦锋 -专利权人：苏州华兴源创科技股份有限公司
申请日： 2023-03-27 - 公布日： 2023-06-27 - 主分类号： H04N23/951 文献下载
摘要：本公开涉及一种图像的采集方法、装置、计算机设备、存储介质和计算机程序产品。所述方法包括：获取初始图像帧以及从缓存区中获取累加图像帧；将所述初始图像帧合并至所述累加图像帧，得到一次更新的累加图像帧，并将所述一次更新的累加图像帧存入所述缓存区；在所述一次更新的累加图像帧对应的图像帧数与目标帧数的差值在预设范围的情况下，确定所述一次更新的累加图像帧的多帧图像帧中对应像素点的像素值的平均值为二次更新的累加图像帧的像素值，将所述二次更新的累加图像帧存入所述缓存区，直至更新次数符合预设条件，得到采集后的图像。
图像采集方法装置计算机设备存储介质

[发明专利]一种信号累加方式切换电路、触摸屏检测电路-CN201810087906.X有效
发明人：郭子强;林琳;孙剑;唐贞;雷雨;王亚坤;陈鹏名;秦瑞峰;赵斌;陈丽莉;张浩;陈东 -专利权人：京东方科技集团股份有限公司;北京京东方光电科技有限公司
申请日： 2018-01-29 - 公布日： 2021-09-14 - 主分类号： G06F3/041 文献下载
摘要：本发明提供一种信号累加方式切换电路、触摸屏检测电路，涉及显示技术领域，可解决因模拟信号累加单元闲置造成的空间和资源浪费。信号累加方式切换电路，包括处理器，还包括温度检测控制单元、分别与处理器连接的多个模拟信号累加单元以及与多个模拟信号累加单元分别连接的多个第一开关单元，多个第一开关单元分别与温度检测控制单元连接；模拟信号累加单元包括积分电容，第一开关单元与积分电容并联；模拟信号累加单元，用于根据外部输入信号生成模拟累加信号；温度检测控制单元，用于当处理器的温度大于或等于设定的基准值时，发出控制第一开关单元断开的控制信号；当处理器的温度小于基准值时
一种信号累加方式切换电路触摸屏检测

[发明专利]一种高速双通道数据实时采集累加电路及方法-CN202210679037.6在审
发明人：李瑞艳;赵晨;郑轩;潘亮;杨潇君;白雪菲 -专利权人：北京航天控制仪器研究所
申请日： 2022-06-15 - 公布日： 2022-10-18 - 主分类号： G06F3/05 文献下载
摘要：本发明公开了一种高速双通道数据实时采集累加电路及方法，包括双通道模数转换器(ADC)、现场可编程门阵列(FPGA)、触发信号、时钟产生单元及以太网单元。实时累加方法在FPGA中实现，包括时钟控制模块、JESD204B数据解析模块、累加控制模块、双端口RAM、加法器、通信模块。双通道数据实时采集累加方法完全使用流水线实现，在数据采集的同时进行累加操作，缩短了整体处理时间。本发明使用乒乓存储方案，实现了数据采集累加和处理结果发送并行执行。本发明提供的电路及方法能够实现实时、完全无丢数的数据采集、累加和数据传输。
一种高速双通道数据实时采集累加电路方法

[发明专利]图像处理设备和方法以及程序-CN200910149503.4有效
发明人：冈田绅太郎;西堀一彦;西智裕;井原利升 -专利权人：索尼株式会社
申请日： 2009-06-25 - 公布日： 2009-12-30 - 主分类号： H04N5/14 文献下载
摘要：一种图像处理设备和方法以及程序。所述图像处理设备包括：差值计算机构，其计算第一累加值与第二累加值之间的差值，其中第一累加值通过累加第一图像中的多个像素的亮度值而产生，第二累加值通过累加与第一图像存在时间差的第二图像中的多个像素的亮度值而产生；阈值创建机构，用于根据第一累加值创建与亮度变化级别相对应地、有关差值的多个阈值，以便通过表示亮度变化程度的亮度变化级别来对第一图像与第二图像之间的亮度变化进行分级；以及亮度变化级别确定机构，用于基于所述多个阈值来确定与所述差值相对应的亮度变化级别
图像处理设备方法以及程序

[发明专利]针对按位乘法器-累加器（MAC）的流水线架构-CN202010391403.9在审
发明人： A·奥凯里博 -专利权人： GSI科技公司
申请日： 2020-05-11 - 公布日： 2020-11-20 - 主分类号： G06F7/544 文献下载
摘要：一种用于累加多个N个相乘的M位值的单元，包括：接收单元、按位乘法器和按位累加器。接收单元接收被乘数A和B的流水线，使得在每个周期一组新的被乘数被接收。按位累加器累加按位乘法器的输出，从而在流水线化过程期间累加被乘数。
针对乘法器累加器 mac 流水线架构

首页
«上一页
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条