“累加和”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果24848104个，建议您升级VIP下载更多相关专利

[发明专利]一种FPGA折叠相关器结构及控制方法-CN202211046739.7有效
发明人：杜丹;李永翔;郭一超;李云涌 -专利权人：天津津航计算技术研究所
申请日： 2022-08-30 - 公布日： 2023-07-04 - 主分类号： H04B1/709 文献下载
摘要：本申请提供一种FPGA折叠相关器结构及控制方法，其中FPGA折叠相关器包括：本地计时器、伪码发生器、累加器及移位寄存器；伪码发生器用于周期性输出伪码序列；累加器具有第一输入端、第二输入端、计数输入端、伪码输入端以及累加输出端，第一输入端用于输入相关器输入数据，伪码输入端与伪码发生器的输出端连接，累加输出端用于输出累加数据；同时累加输出端还与移位寄存器的输入端连接，移位寄存器的输出端与第二输入端连接；移位寄存器用于存储寄存序列，将寄存序列首位数据作为移位数据输出至累加器中用于计算；通过上述结构使得，累加器和移位寄存器各使用一个并重复进行折叠运算，在不损失性能的前提下大大降低了硬件资源的消耗。
一种 fpga 折叠相关器结构控制方法

[发明专利]一种半精度浮点矩阵乘累加误差的优化方法-CN202110480219.6在审
发明人：刘沙;陈德训;刘鑫;黄则强;彭超;高捷;王宜鹏 -专利权人：无锡江南计算技术研究所
申请日： 2021-04-30 - 公布日： 2022-03-22 - 主分类号： G06F7/487 文献下载
摘要：本发明公开一种半精度浮点矩阵乘累加误差的优化方法，针对半精度浮点矩阵乘的分块运算，在进行分块结果累加计算时，先进行各分块内部累加，再进行分块间累加，具体包括以下步骤：S1、两个形状为M*K和K*N的矩阵进行半精度矩阵乘法时，如果K大于64，则将矩阵数据按kernel(M*N*K为8*32*32)进行分块；S2、每组分块中，对矩阵乘法的结果进行内部累加；S3、将S2中获得的每组分块的结果进行块间累加。
一种精度浮点矩阵累加误差优化方法

[发明专利]码分多址系统中的小区搜索装置及方法-CN01107420.5无效
发明人：刘华珠;康小刚 -专利权人：深圳市中兴集成电路设计有限责任公司
申请日： 2001-01-09 - 公布日： 2002-08-21 - 主分类号： H04J13/02 文献下载
摘要：一种码分多址(CDMA)系统中的小区搜索装置及方法,包括输入数据移位寄存器、伪随机(PN码)序列产生器、复相关累加器及其控制电路、求能量运算电路、存储器和同步与失步判断电路,所述复相关累加器控制电路采用CDMA系统接收装置提供的两组采样时钟信号,其中一组的频率是另一组的整数倍,例如,4倍、8倍、16倍等,分时调用所述复相关累加器实现所有采样点的复相关累加运算。该复相关累加运算器及其控制电路除适用于CDMA小区搜索外,还适合于所有需要进行大量数据累加的场合。
码分多址系统中的小区搜索装置方法

[发明专利]示波器中的信号处理系统、示波器及信号处理方法-CN202011478023.5在审
发明人：刘福奇;徐冬冬;钟隆辉 -专利权人：深圳市道通科技股份有限公司
申请日： 2020-12-15 - 公布日： 2021-04-02 - 主分类号： H03M1/34 文献下载
摘要：本发明实施例涉及示波器技术领域，公开了一种示波器中的信号处理系统，包括信号采样模块及至少一个寄存累加模块；寄存累加模块包括第一寄存器、第二寄存器及第一累加器；信号采样模块，用于接收模拟信号并根据模拟信号采样生成数字采样信号；第一寄存器，用于依次接收第一暂存采样信号及第二暂存采样信号，将第一暂存采样信号分别发送给第一累加器及第二寄存器，并将第二暂存采样信号发送给第一累加器；第二寄存器，用于接收第一暂存采样信号，并将第一暂存采样信号发送给第一累加器；第一累加器，用于将第一暂存采样信号与第二暂存采样信号进行累加，得到第一累加信号。
示波器中的信号处理系统方法

[发明专利]一种高精度卫星导航模拟器伪码生成方法-CN201810361128.9有效
发明人：胡强;杨晓昆;徐沛虎;张小强;吴耀;曹瑞 -专利权人：北京临近空间飞艇技术开发有限公司;中国航天科工信息技术研究院
申请日： 2018-04-20 - 公布日： 2021-09-07 - 主分类号： G01S19/23 文献下载
摘要：本发明提供一种一种高精度卫星导航模拟器伪码生成方法，具体过程为：步骤一，设置依次串联的加加速度累加器、加速度累加器；步骤二，设置加加速度累加器及加速度累加器的初值，设置加加速度累加器的累积量；步骤三，二个累加器进行累加操作本方法在传统码NCO方法生成伪码方法的基础上增加了实时计算伪码多普勒模块，即加加速度累加器及加速度累加器，并实时修正码NCO频率控制字，能够解决在卫星导航模拟器中传统码NCO方法生成大动态伪码精度低的问题
一种高精度卫星导航模拟器生成方法

[实用新型]一种流量累计装置-CN201620433303.7有效
发明人：黄勇;王晓智;郭海军;孙岩;周鑫;屈源;刘春娟;付强 -专利权人：广东大唐国际潮州发电有限责任公司
申请日： 2016-05-12 - 公布日： 2016-11-30 - 主分类号： G01F15/075 文献下载
摘要：本实用新型涉及一种流量累计装置，包括输入模块、多个累加器、输出模块，多个累加器包括多个分别计量不同数量级数据的累加器，多个累加器按照数量级依次电连接，输入模块电连接最低数量级的累加器，累加器电连接输出模块；还包括封装外壳，封装外壳将输入模块、多个累加器、输出模块封装其内，在封装输入模块的输入端口及输出模块的输出端口位于封装外壳外侧，在封装外壳内部设有散热通道。通过将数据分位数分别存储于不同的累加器中，能避免在一个累加器内的数据过大，与新输入的数据相加时出现两个加数大小相差较大的情况出现，避免了运算溢出的情况，使得流量累计更加准确。
一种流量累计装置

[发明专利]执行随机舍入的神经网络单元-CN201610866451.2有效
发明人： G·葛兰·亨利;泰瑞·派克斯 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-09-29 - 公布日： 2019-03-15 - 主分类号： G06N3/063 文献下载
摘要：各个神经处理单元包括一累加器与一舍入器。神经处理单元将多个乘积累加至累加器以作为一累加值。舍入器由随机位来源接收随机位，并且依据由随机位来源接收的随机位，随机地对累加值执行舍入运算。
执行随机神经网络单元

[发明专利]面向固定输出范式Winograd卷积的神经网络处理器-CN201811122004.1有效
发明人：韩银和;闵丰;许浩博;王颖 -专利权人：中国科学院计算技术研究所
申请日： 2018-09-26 - 公布日： 2020-12-29 - 主分类号： G06N3/063 文献下载
摘要：本发明提供一种面向固定输出范式Winograd卷积的运算单元和基于该运算单元的神经网络处理器。该运算单元包括取反单元、累加单元和第一选通器，取反单元的输出端连接至累加单元的输入端，第一选通器用于控制将待计算的输入数据传递至取反单元的输入端或传递至累加单元的输入端，累加单元分时接收待计算的输入数据、取反单元的输出值或累加单元的输出值以利用加减运算实现Winograd卷积中的矩阵转换操作。
面向固定输出范式 winograd 卷积神经网络处理器

[发明专利]面向可重构处理器的有无符号乘累加器及方法-CN202011520746.7在审
发明人：尹首一;谷江源;孙庆斌;张淞;韩慧明;刘雷波;魏少军 -专利权人：清华大学
申请日： 2020-12-21 - 公布日： 2021-03-23 - 主分类号： G06F7/544 文献下载
摘要：本发明公开了一种面向可重构处理器的有无符号乘累加器及方法，其中该乘累加器包括：符号位处理单元，用于根据标志位判断要进行有符号或无符号运算，根据被加数判断要进行乘法或乘累加运算；根据判断结果对被乘数、乘数用于对经过符号位处理的乘数进行编码产生Booth‑4编码信号；部分积产生单元，用于根据编码信号对经过符号位处理的被乘数进行部分积运算，得到多个部分积；部分积及进位确定单元，用于对多个部分积及经过符号位处理的被加数进行压缩，得到一个部分积和进位；结果处理单元对一个部分积和进位进行累加，得到有无符号乘或乘累加结果。本发明可以实现高能效、快速和灵活的有无符号乘累加。
面向可重构处理器有无符号累加器方法

[发明专利]具有转换电路系统的MAC处理流水线和操作其的方法-CN202080057694.6在审
发明人： F·A·瓦尔;C·C·王 -专利权人：弗莱克斯-罗技克斯技术公司
申请日： 2020-09-29 - 公布日： 2022-04-01 - 主分类号： G06F7/487 文献下载
摘要：一种集成电路，包括乘法器‑累加器执行流水线，包括多个乘法器‑累加器电路，以使用滤波权重经由多个乘法和累加运算来处理数据。在操作中，乘法器‑累加器电路被配置为：使用来自第一转换电路系统的多组Winograd数据的数据以及滤波权重进行多个乘法和累加运算，以及基于乘法和累加运算生成输出数据。
具有转换电路系统 mac 处理流水线操作方法

[发明专利]一种星载铷钟FSK电路-CN201318002019.6有效
发明人：刘昶;屈勇晟;胡家裕;贺玉玲;杨涛;张荣彦;程冰;程敏;曹若风;朱虹 -专利权人：西安空间无线电技术研究所
申请日： 2013-05-10 - 公布日： 2015-06-10 - 主分类号： H03L7/26 文献下载
摘要：一种星载铷钟FSK电路，包括FPGA和滤波电路，FPGA包括分频模块、频率累加器、频率寄存器和频率控制字模块；外部时钟信号输入到FPGA内部，为分频模块、频率累加器和频率控制字模块提供时钟，分频模块将输入时钟信号进行分频，生成82Hz的方波信号输出，同时还将该82Hz的方波信号送入频率控制字模块，频率控制字模块根据该82Hz信号的高低电平生成频率控制字并送入频率累加器进行累加操作，频率累加器将每次累加的结果存储到频率寄存器中进行储存
一种星载铷钟 fsk 电路

[发明专利]一种偏斜角度偏移装置及方法-CN200410084124.9无效
发明人：施侑廷;毛清龙 -专利权人：德鑫科技股份有限公司
申请日： 2004-10-18 - 公布日： 2006-04-26 - 主分类号： H04N1/047 文献下载
摘要：它是通过第一和第二累加电路分别将偏斜影像中第一像素的X轴坐标值和Y轴坐标值累加/累减一第一和第二补偿值，并输出累加总结果给影像处理系统；并利用一计数器连接至二累加电路，以控制二累加电路的累加/累减次数。
一种偏斜角度偏移装置方法

[发明专利]一种PC阳光板生产质量识别方法-CN202210619791.0在审
发明人：温世营;张飞;朱瑞兰 -专利权人：瀚海新材料（南通）有限公司
申请日： 2022-06-02 - 公布日： 2022-09-16 - 主分类号： G06T7/00 文献下载
摘要：本发明涉及计算机视觉领域，提出了一种PC阳光板生产质量识别方法，是一种应用电子设备进行识别的方法，包括：S1：获取阳光板表面灰度反相图；S2：得到行灰度和累加曲线和列灰度和累加曲线；S3：确定顺向分布和垂向分布灰度和累加曲线；S4：得到垂向分布灰度和累加曲线波峰的波动程度；S5：若透光系数大于阈值，判断阳光板质量不合格；否则，进行S6；S6：得到顺向分布灰度和累加曲线每个波峰的周期；S7：得到顺向分布灰度和累加曲线的变化周期本发明通过透光系数和综合异常程度评估阳光板的质量，具有效率高、检测精度高的优点。
一种 pc 阳光板生产质量识别方法

[发明专利]具有乘法累加运算的设备和方法-CN202210117541.7在审
发明人：李亨优;郑丞哲;金尚骏;明成敃 -专利权人：三星电子株式会社
申请日： 2022-02-08 - 公布日： 2022-11-15 - 主分类号： G06F7/544 文献下载
摘要：提供了一种具有乘法累加运算的设备和方法。乘法累加(MAC)计算电路包括：源位单元块，被配置为基于多个源位单元确定输入信号的MAC运算结果；复制位单元块，包括与所述多个源位单元对应的多个复制位单元；和读出电路，被配置为使用复制位单元块读出MAC
具有乘法累加运算设备方法

[发明专利]一种卫星定位方法及系统-CN201711386433.5在审
发明人：王争儿;杨伟;何飞宏 -专利权人：慧众行知科技（北京）有限公司
申请日： 2017-12-20 - 公布日： 2019-06-28 - 主分类号： G01S19/42 文献下载
摘要：本发明公开了一种卫星定位方法及系统，通过上述的方法，在对于某一路卫星信号较弱的情况下，可以将目标划定在检测区域，然后对检测区域中的每个检测点进行相关值计算，并且对固定坐标点的多次计算的相关值进行累加，这样实现了对固定坐标点的相关值的多次累加，从而在各个坐标点对应的累加结果中将存在大于门限值的累加结果，最终在大于门限值的累加结果中确定出最大累加结果，并将该累加结果对应的坐标点作为最终的定位点，进而实现在卫星信号较弱的情况下对目标的准确定位。
累加结果固定坐标检测区域卫星定位卫星信号坐标点累加门限准确定位定位点检测点