“累加和”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果24848104个，建议您升级VIP下载更多相关专利

[发明专利]乘累加处理器-CN201811311471.9有效
发明人：刘勇攀;岳金山;刘若洋;袁哲;孙文钰;李学清;杨华中 -专利权人：清华大学
申请日： 2018-11-06 - 公布日： 2022-12-16 - 主分类号： G06F7/525 文献下载
摘要：本发明实施例提供一种乘累加处理器，包括：乘累加阵列包括阵列式排列的多个乘累加单元；存储器为转置静态随机访问存储器，用于存储第一变换域序列；串并行转换模块，用于从存储器中获取第一变换域序列中第m个位置的数据，将获取的第一变换域序列中第m个位置的数据分别输入对应的乘累加阵列中的各行；乘累加单元，用于根据输入乘累加单元所在行的第一变换域序列中第m个位置的数据和输入乘累加单元所在列的第二变换域序列中的数据进行乘累加本发明实施例提供的乘累加处理器，实现了数据的复用，减少了对存储器中数据的读取次数，能提高数据处理效率、降低乘累加处理器的功耗。
累加处理器

[发明专利]数据库中的不可累加指标处理方法和装置-CN201410575013.1有效
发明人：洪超 -专利权人：北京国双科技有限公司
申请日： 2014-10-23 - 公布日： 2018-02-23 - 主分类号： G06F17/30 文献下载
摘要：本发明公开了一种数据库中的不可累加指标处理方法及装置。该方法包括获取不可累加指标存储在数据库中的开始时间和结束时间；通过不可累加指标的多个开始时间和结束时间，得到时刻列；统计不可累加指标进入和退出数据库的次数，得到计数列；根据时刻列和计数列计算不可累加指标在第一目标时刻的总数量解决了在数据库中获取不可累加指标在第一目标时刻的总数量时，处理速度慢的问题，提升了获取不可累加指标在第一目标时刻的总数量的处理速度。
数据库中的不可累加指标处理方法装置

[发明专利]DSV控制装置和DSV控制方法-CN200610108446.1无效
发明人：新江裕之 -专利权人：恩益禧电子股份有限公司
申请日： 2006-08-04 - 公布日： 2007-02-07 - 主分类号： G11B20/10 文献下载
摘要：一种为每一DC控制块插入DC控制位的数字和值(DSV)控制装置。该装置包括：第一DSV累加值比较器，其用于向第一DC控制块的DC控制位设置目标标记；第二DSV累加值比较器，其用于将根据第一DC控制块的DSV值累加和计算的第一DSV累加值与根据第一DC控制块之后的多个DC控制块的DSV值累加和计算的第二DSV累加值进行比较；以及DC控制位确定输出部件，其用于根据第一和第二DSV累加值比较器的输出来确定第一控制块的DC控制位的值。
dsv 控制装置方法

[发明专利]跨时间窗口的非累加指标的处理方法和装置-CN201910410840.8在审
发明人：刘永平;李静晓 -专利权人：北京京东尚科信息技术有限公司;北京京东世纪贸易有限公司
申请日： 2019-05-17 - 公布日： 2020-11-17 - 主分类号： G06F16/242 文献下载
摘要：本发明公开了一种跨时间窗口的非累加指标的处理方法和装置，涉及计算机技术领域。该方法的一具体实施方式包括：按照设定的时间窗口大小获取当前时间窗口的流数据，流数据用于进行非累加指标的运算处理；对流数据进行解析以获取非累加指标的第一维度字段和非累加维度字段，并生成第二维度字段，非累加维度字段是进行非累加指标的运算处理所需的维度字段；根据第二维度字段进行非累加运算以得到非累加指标的跨时间窗口的运算结果。该实施方式实现了SparkStreaming框架下的一种跨时间窗口的非累加指标的实时运算方法，使得实时计算的实现过程更加简洁清晰，扩展性更强，同时大大降低了开发成本。
时间窗口累加指标处理方法装置

[发明专利]用于清洁机器人的线绳缠绕识别方法和装置-CN202310143628.6在审
发明人：李伟 -专利权人：深圳市云鼠科技开发有限公司
申请日： 2023-02-09 - 公布日： 2023-06-09 - 主分类号： A47L11/24 文献下载
摘要：本发明公开了一种用于清洁机器人的线绳缠绕识别方法，包括下述步骤：角度监控步骤：建立用于累加清洁机器人运动过程中产生的俯仰角度的俯仰容器，和用于累加清洁机器人运动过程中产生的横滚角度的横滚容器；并且分别通过俯仰容器和横滚容器连续累加清洁机器人产生的角度数据；所述俯仰角度在俯仰容器中累加得到俯仰累加角，所述横滚角度在横滚容器中累加得到横滚累加角；当俯仰容器中记载的俯仰累加角超过了俯仰容器的最大容量，或横滚容器中记载的横滚累加角超过了横滚容器的最大容量时，确定清洁机器人被线绳缠绕
用于清洁机器人线绳缠绕识别方法装置

[发明专利]电荷与数字混合累加型CMOS-TDI图像传感器-CN201610970573.6有效
发明人：高静;黄蕊;聂凯明;徐江涛 -专利权人：天津大学
申请日： 2016-11-04 - 公布日： 2019-07-12 - 主分类号： H04N5/374 文献下载
摘要：本发明涉及模拟集成电路设计领域，为实现充分发挥电荷域无噪声累加，数字域累加芯片面积小、无累加上限的优点，同时又不对电荷域累加时的传输效率和满阱容量以及数字域累加时ADC的速度提出过高要求，本发明采用的技术方案是，电荷与数字混合累加型CMOS‑TDI图像传感器，由像素阵列、列并行ADC阵列、列并行数字域累加阵列、移位寄存器、时序控制模块构成，像素阵列大小为L列N行，像素阵列中N行像素分成K个子像素阵列，每个子像素阵列由M行像素和一个读出电路组成；每个子像素阵列各级之间采用电荷累加方式，K个子阵列之间采用数字累加方式，其中N＝M×K。
电荷数字混合累加 cmos tdi 图像传感器

[发明专利]低密度奇偶校验迭代译码提前终止的方法-CN201110052448.4有效
发明人：吴亮明;李传磊;刘光辉 -专利权人：四川虹微技术有限公司
申请日： 2011-03-04 - 公布日： 2011-06-29 - 主分类号： H04L1/00 文献下载
摘要：本发明涉及低密度奇偶校验迭代译码提前终止的方法，包括步骤：a.信息初始化；b.校验节点更新；c.信息节点更新；d.对累加门限赋值；设置累加变量；e.将所有信息节点更新后的置信度累加，并将累加值赋予累加变量；f.判断累加变量的值是否达到累加门限，如果达到累加门限，则终止迭代，并将信息经硬判决后输出；如果未达到累加门限，迭代至步骤b执行。针对目前低密度奇偶校验迭代译码(LDPC)的过程过于繁琐而导致其耗费大量的资源和时间，本发明的方法，具有提前终止迭代策略，并且方法实现简单，硬件容易实现，资源消耗很少，因为每次迭代完成后的判决几乎没有时延
密度奇偶校验译码提前终止方法

[发明专利]运算处理装置-CN201880096920.4在审
发明人：古川英明 -专利权人：奥林巴斯株式会社
申请日： 2018-10-12 - 公布日： 2021-04-09 - 主分类号： G06N3/08 文献下载
摘要：在运算处理装置中、运算控制部以如下方式进行控制：在用于计算输出特征量图的特定的像素的滤波处理和累加处理的中途，将中间结果暂时保存在所述累加结果保存用存储器中而进行其他像素的处理，在将针对所有的像素的累加处理的中间结果在所述累加结果保存用存储器中保存完毕之后，返回到最初的像素，读出保存在所述累加结果保存用存储器中的值并将该值作为累加处理的初始值，继续执行累加处理。
运算处理装置

[发明专利]全球定位系统讯号的抑制方法及其全球定位系统接收器-CN200610091787.2有效
发明人：安德烈·波契可夫斯基;米凯尔·哥鲁贝夫;瑟盖·波斯皮洛夫;米凯尔·瓦西尔耶夫;瓦莱里·契斯提阿可夫;米凯尔·科罗斯多夫;瑟盖·诺兹德拉契夫;尼克莱·米凯洛夫;贾拉里·比詹 -专利权人：快轨科技公司
申请日： 2006-06-12 - 公布日： 2007-01-31 - 主分类号： G01S5/02 文献下载
摘要：在有交互关联或连续波干扰的情况下，以相关的GPS接收器来处理较弱的室内讯号包含提供一个包含有多个对应于频率与时间的累加功率的二维多普勒延迟累加功率型样，在一预定频率和执行多次的条件之下，产生该二维多普勒延迟累加功率型样中所有累加功率的一平均值，以及将用来产生该延迟累加功率型样的所有累加功率减去该平均值，以产生一已抑制干扰效应的多普勒延迟累加功率型样。
全球定位系统讯号抑制方法及其接收器

[发明专利]一种分路实现高速数据累加电路-CN201810115799.7在审
发明人：孙永明 -专利权人：长沙泰科阳微电子有限公司
申请日： 2018-02-06 - 公布日： 2019-08-13 - 主分类号： H03L7/18 文献下载
摘要：本发明公开了一种分路实现高速数据累加电路，包括din输入信号、clk时钟信号、clkdiv2输入信号、第一选择器、第一累加器、第二选择器、第二累加器、第一加法器、第三累加器、第二加法器、第四累加器和第三选择器，其中，所述第一选择器、所述第二选择器和所述第三选择器均包括输入D端、输入CLK端、输出Q端和输出QN端，所述din输入信号与所述第一选择器的输入CLK端连接，所述第一累加器、所述第二累加器、所述第三累加器和所述第四累加器均包括输入D端、输入CLK端和输出Q端，所述第一选择器的输出Q端与所述输入D1端连接，所述第一选择器输入D端分别与所述第一选择器输出QN端连接、所述第一累加器的输出Q端以及第二选择器的输入D端连接。
累加器选择器输出高速数据累加电路加法器分路选择器输出选择器输入时钟信号

[实用新型]一种分路实现高速数据累加电路-CN201820203812.X有效
发明人：孙永明 -专利权人：长沙泰科阳微电子有限公司
申请日： 2018-02-06 - 公布日： 2019-06-21 - 主分类号： H03L7/18 文献下载
摘要：本实用新型公开了一种分路实现高速数据累加电路，包括din输入信号、clk时钟信号、clkdiv2输入信号、第一选择器、第一累加器、第二选择器、第二累加器、第一加法器、第三累加器、第二加法器、第四累加器和第三选择器，其中，所述第一选择器、所述第二选择器和所述第三选择器均包括输入D端、输入CLK端、输出Q端和输出QN端，所述din输入信号与所述第一选择器的输入CLK端连接，所述第一累加器、所述第二累加器、所述第三累加器和所述第四累加器均包括输入D端、输入CLK端和输出Q端，所述第一选择器的输出Q端与所述输入D1端连接，所述第一选择器输入D端分别与所述第一选择器输出QN端连接、所述第一累加器的输出Q端以及第二选择器的输入D端连接。
累加器选择器输出高速数据累加电路加法器分路本实用新型选择器输出选择器输入时钟信号

[发明专利]一种汽车助力转向器的稳定控制器-CN201710694986.0有效
发明人：温东宾;王君竹;姚坤鹏;殷飞;张金萍 -专利权人：豫北转向系统（新乡）股份有限公司
申请日： 2017-08-15 - 公布日： 2023-05-30 - 主分类号： B62D5/04 文献下载
摘要：本发明公开了一种汽车助力转向器的稳定控制器，包括累加器一和累加器二，扭矩阻尼模块、偏航阻尼模块和主动回正模块的输出端与累加器一的输入端连接，基本助力模块的输出端和上述累加器一的输出端分别与累加器三的输入端连接，该累加器三的输出端与稳定滤波器的输入端连接，此稳定滤波器的输出端和累加器一的输出端分别与累加器二的输入端连接，所述扭矩阻尼模块的输入端分别与管柱扭距信号和车速信号连接，所述偏航阻尼模块的输入端分别与管柱扭距信号、管柱转速信号和车速信号连接，主动回正模块的输入端分别与管柱位置信号和车速信号连接，基本助力模块的输入端分别与管柱扭距信号和车速信号连接，所述累加器二的输出端为所需要的扭距。
一种汽车助力转向器稳定控制器

[发明专利]一种矩阵乘运算脉动阵列装置及区间配置累加方法-CN202211046679.9在审
发明人：谭弘兵;于齐;李峰;吴铁彬;张昆 -专利权人：无锡江南计算技术研究所
申请日： 2022-08-30 - 公布日： 2022-12-13 - 主分类号： G06F17/16 文献下载
摘要：本发明涉及机器学习技术领域，具体包括一种矩阵乘运算脉动阵列装置及区间配置累加方法，包括呈矩阵排列的运算核心、北向数据加载器、西向数据整形与加载器、累加缓冲器、累加器缓冲控制器、结果写回控制器和本地局部存储器，累加结果回写控制器与累加缓冲器连接，运算核心包括乘法器、加法器和累加数据寄存器，乘法器接收北向数据和西向数据，乘法器计算北向数据和西向数据的乘积，加法器与乘法器及累加数据寄存器连接，加法器计算乘法器输出值与累加数据寄存器值的和
一种矩阵运算脉动阵列装置区间配置累加方法

[发明专利]图像去噪方法、装置、介质及电子设备-CN202211157138.3在审
发明人：陈岩;姬弘桢 -专利权人：展讯通信（上海）有限公司
申请日： 2022-09-22 - 公布日： 2023-01-03 - 主分类号： G06T5/00 文献下载
摘要：图像去噪方法包括：获取待处理图像并从中选取参考帧和当前帧；根据参考帧将当前帧进行内容对齐处理；计算对齐处理后的每个当前帧的像素权重；累加当前帧的像素权重得到第一权重累加图；根据第一权重累加图计算参考帧的像素权重；累加当前帧和参考帧的像素权重得到第二权重累加图；根据当前帧和参考帧的像素权重将对齐处理后当前帧和参考帧的像素值进行加权求和，得到像素权重乘积累加图；根据像素权重乘积累加图和第二权重累加图中同一位置处像素的比值
图像方法装置介质电子设备

[发明专利]具有处理流水线的乘法器-累加器电路系统以及操作该电路系统的方法-CN202080010361.8在审
发明人： F·A·瓦尔;C·C·王 -专利权人：弗莱克斯-罗技克斯技术公司
申请日： 2020-02-29 - 公布日： 2021-09-14 - 主分类号： G06F7/38 文献下载
摘要：一种集成电路，包括存储图像数据和滤波器权重的存储器，以及多个乘法‑累加器执行流水线，每个乘法‑累加器执行流水线耦接到存储器以接收(i)图像数据以及(ii)滤波器权重，其中每个乘法‑累加器执行流水线使用关联滤波器权重经由多个乘法和累加操作来处理图像数据在一个实施例中，每个乘法‑累加器执行流水线的乘法‑累加器电路系统在操作中接收不同的图像数据集合，每个集合包括多个图像数据，且使用与接收的图像数据关联的滤波器权重、经由与其他乘法‑累加器执行流水线的乘法‑累加器电路系统并行地执行多个乘法和累加操作来处理与其关联的图像数据集合，从而生成输出数据。
具有处理流水线乘法器累加器电路系统以及操作方法