“累加和”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果24848104个，建议您升级VIP下载更多相关专利

[发明专利]光电混合乘累加计算结构-CN202110654049.9有效
发明人：何卫锋;纪鹏飞;裴秉玺;林文淼;毛志刚 -专利权人：上海交通大学
申请日： 2021-06-11 - 公布日： 2022-08-02 - 主分类号： G06F7/544 文献下载
摘要：本发明提供了一种光电混合乘累加计算结构，包括：点乘运算单元，用于对输入的多对数值中的每对数值分别进行点乘计算，并且得到多个点乘结果，所述点乘运算单元由电路完成；累加计算单元，对多个所述点乘结果进行累加，所述累加计算单元由光电混合器件在时域上完成。该结构结合了电学器件易于实现点乘逻辑运算，光信号传播速度快、延时短的特点可以实现高运算速度的时域乘累加运算。同时，本发明在光路上实现累加运算，避免了当前光计算技术中需要多次电‑光‑电的转换和需要在电路端完成累加操作的低效率问题，即使用了光电混合集成技术，对输入的数值进行点乘计算和累加计算，并且提高性能和降低功耗
光电混合累加计算结构

[发明专利]一种数字抽取滤波器-CN201910735281.8在审
发明人：聂泳忠;水永辉 -专利权人：西人马帝言(北京)科技有限公司
申请日： 2019-08-09 - 公布日： 2019-12-27 - 主分类号： H03H17/06 文献下载
摘要：本发明公开了一种数字抽取滤波器，包括：选择器和至少一个系数累加单元；在至少一个系数累加单元中还设置有系数生成器和累加器，系数生成器的输入端与和差调制器连接，系数生成器的输出端与累加器的输入端连接，累加器的输出端与选择器连接；系数生成器根据和差调制器输出的调制信号生成第一滤波信号，累加器根据第一滤波信号进行系数累加得到第二滤波信号，选择器根据第二滤波信号确定即将输出的目标滤波信号，通过实施本发明，累加器对系数生成器生成第一滤波信号进行累加得到第二滤波信号
滤波信号系数生成器累加器选择器和差调制器累加单元输出端累加输出数字抽取滤波器高位宽数据输入端连接乘法运算调制信号滤波过程滤波信息数字信号硬件开销缓存量计算量输入端

[发明专利]一种用于一维卷积的卷积神经网络协处理器-CN202211077216.9在审
发明人：张琛;王新安;李健;王晨阳;李秋平 -专利权人：北京大学深圳研究生院
申请日： 2022-09-05 - 公布日： 2023-03-07 - 主分类号： G06N3/063 文献下载
摘要：一种用于一维卷积的卷积神经网络协处理器，包括中央控制器、片上RAM和乘法累加器阵列，乘法累加器阵列包括Kout×Xin个乘法累加器，分为Kout层、Xin列，每个乘法累加器接收一个通道的输入特征图数据和一个通道的卷积核的权重数据，进行单通道的一维卷积核和一维输入特征图的卷积运算，并且同一列乘法累加器接收同一个通道的输入特征图数据，每一层乘法累加器对应一个卷积核，每个乘法累加器接收其所在层对应的卷积核的一个通道的权重数据，因此乘法累加器阵列实现了输入特征图Xin个通道间和输出特征图Kout个通道间的并行计算，同时输入特征图数据在乘法累加器层之间共享，减少了访存次数，使得一维卷积神经网络的运算得到有效加速。
一种用于卷积神经网络处理器

[发明专利]计算装置、计算设备以及用于线程组累加的方法-CN202110251644.8在审
发明人：不公告发明人 -专利权人：上海壁仞智能科技有限公司
申请日： 2021-03-08 - 公布日： 2021-05-18 - 主分类号： G06F9/48 文献下载
摘要：本公开的实施例涉及计算装置、计算设备以及用于线程组累加的方法，涉及计算机领域。计算装置包括：存储单元；以及累加计算单元，与存储单元相耦接，被配置为：从与计算装置相耦接的向量处理单元接收第一线程组累加指令、与线程组通道数相对应的多个第一值和第一存储地址；响应于第一线程组累加指令，基于多个第一值生成当前累加结果；以及在存储单元中的第一存储地址中存储当前累加结果，以用于向量处理单元读取。由此，能够将线程组内的累加解耦到专用硬件进行处理，从而显著提升整体累加性能。
计算装置设备以及用于线程累加方法

[发明专利]一种导航卫星信号接收方法及接收机-CN202010760469.0有效
发明人：陈丽;李胜;李金立;陈春阳 -专利权人：北京中捷时代航空科技有限公司
申请日： 2020-07-31 - 公布日： 2023-05-02 - 主分类号： G01S19/24 文献下载
摘要：本发明涉及一种导航卫星信号接收方法及接收机，属于卫星导航技术领域，在接收方法捕获步骤的匹配滤波算法中，将降采样后的卫星基带信号与本地生成的PN码进行短时相关累加，并将短时相关累加结果存储到一块设定容量的存储器中；从存储器中读取相关累加结果进行FFT扫频；将FFT扫频的结果进行非相干累加以及峰值判断后捕获卫星信号；其中，短时相关累加采用N路M点的并行短时相关累加；所述存储器的设定容量为M*N，M为一个相位的PN码短时相关累加得到的样本数；存储器基于地址排序进行短时相关累加数据的存储和读出，用于实现短时相关累加数据的存储和FFT扫频读取数据的乒乓衔接操作。
一种导航卫星信号接收方法接收机

[发明专利]可控制锁存累加器的系统与方法-CN03114731.3无效
发明人：周振亚 -专利权人：上海奇码数字信息有限公司
申请日： 2003-01-06 - 公布日： 2004-07-28 - 主分类号： G06F7/49 文献下载
摘要：本发明提供了一种用于在数字信号处理器中可控制锁存累加器的系统和方法，该系统包括计算单元与控制电路，控制电路用来控制计算单元的操作数和操作方式的选择，计算单元至少包括：逻辑运算单元，配置成完成待处理数据的功能运算；至少一个累加器，配置成接收逻辑运算单元的计算结果，并将其与之前暂存的数据累加；标志位寄存器，配置成存放计算结果中的各种特征，控制电路包括一控制寄存器，在控制寄存器中设置了至少一个累加器掩码，该至少一个累加器掩码对累加器进行控制，使得在需要所述计算结果影响标志位寄存器，而同时又不希望其影响累加器时，累加器掩码能够对累加器进行锁存。
控制累加器系统方法

[发明专利]处理器温度控制电路-CN201610007267.2有效
发明人：林琳;孙伟;陈丽莉 -专利权人：京东方科技集团股份有限公司;北京京东方光电科技有限公司
申请日： 2016-01-06 - 公布日： 2017-12-01 - 主分类号： G05D23/20 文献下载
摘要：该处理器温度控制电路包括数字信号累加单元、模拟信号累加单元和温度控制单元，温度控制单元基于所述处理器温度的变化，控制所述数字信号累加单元以及模拟信号累加单元的开关，使得当处理器的温度大于或者等于设定的阈值时，数字信号累加单元关闭，由模拟信号累加单元给所述处理器提供模拟累加信号；本发明提供的处理器温度控制电路，通过温度控制单元基于处理器温度的变化，控制数字信号累加单元以及所述模拟信号累加单元的开关，从而实现两者的切换使用
处理器温度控制电路

[发明专利]使用可编程旋转器的频率搜索器和锁频数据解调器-CN02803913.0有效
发明人： N·辛德哈萨亚纳;S·A·格拉兹科;P·J·布莱克 -专利权人：高通股份有限公司
申请日： 2002-01-18 - 公布日： 2004-05-05 - 主分类号： H04L27/227 文献下载
摘要：锁频环产生作为累加器输入的初始相位信号和相位增量信号。累加器在预定间隔累加相位增量。在该间隔之后，累加器产生控制信号，指示旋转器执行相位旋转操作。
使用可编程旋转频率搜索频数解调器

[发明专利]具有积分图像输出的图像感测器-CN200910128248.5有效
发明人：梁菁珊;林建宏;李子芳;庄国煜 -专利权人：财团法人工业技术研究院
申请日： 2009-03-24 - 公布日： 2010-09-29 - 主分类号： H04N5/335 文献下载
摘要：一种具有积分图像输出的图像感测器，其包括像素电路、线累加器及体累加器。其中，像素电路中包括多个像素元件，用以提取图像中多个像素的像素值。线累加器耦接于像素电路，用以累加图像的目标像素线中第一像素至目标像素的像素值，而获得线像素累加值。体累加器耦接于线累加器，用以将线累加器输出的线像素累加值累加至目标像素线的前一条像素线中对应于目标像素的像素积分值以作为目标像素的像素积分值，并输出目标像素的像素积分值以形成积分图像。
具有积分图像输出感测器

[发明专利]高速分裂式乘累加器MAC装置-CN200610154979.3无效
发明人：刘鹏;夏冰洁;姚庆栋 -专利权人：浙江大学
申请日： 2006-12-01 - 公布日： 2007-05-16 - 主分类号： G06F7/544 文献下载
摘要：本发明公开了一种高速分裂式乘累加器MAC装置，包括输入和输出，该装置还包括四个功能单元：功能单元I是数据选择单元，在输入中选择合适的乘数和被乘数输出；功能单元II是半字位宽的乘累加器，根据累加选择信号A_mul和符号选择信号U_mul将功能单元I输入的乘数和被乘数相乘得到乘累加器结果；功能单元III包含两部分电路，一是两个半字模式乘加结果的输出电路，二是全字模式乘法或乘累加运算的预处理电路；功能单元IV是全字模式乘法或乘累加运算的输出电路，其是一个进位选择结构，包含选择器和一个比特加法器。本发明的高速分裂式乘累加器MAC装置，工作频率快、流水线深度不大、计算并行度高，能够解决多种模式的乘累加运算。
高速分裂累加器 mac 装置

[发明专利]一种用于卷积神经网络计算的全局平均池化电路-CN202011326338.8有效
发明人：刘冬生;陆家昊;魏来;成轩;刘子龙;卢楷文;马贤;刘波 -专利权人：华中科技大学;浙江驰拓科技有限公司
申请日： 2020-11-24 - 公布日： 2021-10-22 - 主分类号： G06F7/509 文献下载
摘要：本发明公开了一种用于卷积神经网络计算的全局平均池化电路，包括累加器和移位寄存器，所述累加器用于对卷积层中每层的卷积运算结果进行累加，所述移位寄存器用于对所述累加器的累加结果进行移位操作，并在移位完成后向所述累加器输出复位信号在进行全局平均池化层操作计算时，将累加器中输出的数据用简单的移位操作替代了除法操作得到全局平均池化层的计算结果，能够有效提高计算资源的利用率，加快整体系统的计算速度。
一种用于卷积神经网络计算全局平均电路

[实用新型]一种组合式仪表模块地址自动分配系统-CN201920549711.2有效
发明人：曹军华 -专利权人：江阴市华恒仪表有限公司
申请日： 2019-04-22 - 公布日： 2020-03-31 - 主分类号： H04L29/12 文献下载
摘要：本实用新型公开了一种组合式仪表模块地址自动分配系统，包括主机、与主机连接的至少两个仪表模块，至少两个仪表模块中的第二仪表模块与第一仪表模块连接，主机包括主信息处理模块、主累加器和数据地址接口，仪表模块包括从信息处理模块和从累加器；主信息处理模块的输出端与主累加器的输入端连接，主累加器的输出端与数据地址接口的输入端连接，数据地址接口的输出端与从累加器的输入端连接，从累加器的输出端与从信息处理模块的输入端连接；至少两个仪表模块中的从累加器串联各个仪表模块的累加器串联，第二仪表模块的累加器接收到第一仪表模块的累加器发送的地址后自动加一，提高了各个仪表模块地址的配置效率，减少因为配置错误产生的安装错误和无效重复劳动问题，提高工作效率。
一种组合式仪表模块地址自动分配系统

[发明专利]一种可验证数据结构的建立方法及多维聚合查询方法-CN202110279151.5在审
发明人：杜晓凡;朱燕超;张召;金澈清;周傲英 -专利权人：华东师范大学
申请日： 2021-03-16 - 公布日： 2021-06-11 - 主分类号： G06F16/22 文献下载
摘要：本发明公开了一种可验证数据结构的建立方法，其结合密码学累加器和Merkle树；所述密码学累加器指的是基于某个数据集合生成一个摘要值，根据这个摘要值可以验证该集合上常见操作，如集合的交、并、差等的结果。本发明先对属性值进行拓展，然后利用密码学累加器对扩展属性值的有序列表进行计算获得累加器值，最后在累加器值上构建Merkle树，从而保证累加器值的可验证。通过这种方法，本发明还提出了一种基于本发明数据结构的可验证多维聚合查询方法，用户可以根据区块头中的Merkle树根和Merkle路径来验证累加器值，并根据累加器值来验证聚合查询的结果，从而在区块链系统上支持可验证的聚合查询
一种验证数据结构建立方法多维聚合查询

[发明专利]模拟、数字电视信号的快速识别方法、装置及通信接收端-CN201110083642.9无效
发明人：李洪宇;陈亚丁;杨松;王军;李少谦 -专利权人：电子科技大学
申请日： 2011-04-02 - 公布日： 2011-12-28 - 主分类号： H04N17/00 文献下载
摘要：根据图像载波和伴音载波的位置和宽度，获取图像载波在频道带宽内的中心频点以及伴音载波在频道带宽内的中心频点；累加图像载波中心频点周围的K个频点的幅度值，累加伴音载波中心频点周围的K个频点的幅度值；并将图像载波与伴音载波对应的两个幅度值相加得到第一累加值；选取频道带宽内任意连续2K个还未进行累加计算的频点进行累加得到第二累加值；计算第一累加值与第二累加值之比，并将比值结果与预设门限值比较来判定待测信号为模拟电视信号。
模拟数字电视信号快速识别方法装置通信接收

[发明专利]OFDM接收装置及其自动增益控制电路-CN200710098241.4无效
发明人：拉克兰·布鲁斯·迈克尔 -专利权人：索尼株式会社
申请日： 2007-04-20 - 公布日： 2007-10-24 - 主分类号： H04L27/38 文献下载
摘要：其具备：限幅检测电路，其将对接收信号进行频率转换后得到的中间频率信号的信号电平超过参数限幅电平的瞬时限幅的检测次数与限幅数阈值进行比较，检测超过了限幅数阈值的区间；累加电路，其累加限幅检测电路的检测输出；和目标值决定电路，其被提供累加电路的累加输出，上述目标值决定电路具备：第1比较器，其将累加电路的累加输出与限幅阈值进行比较，判断发生了限幅；和第2比较器，其将累加电路的累加输出与非限幅阈值进行比较，判断没有发生限幅
ofdm 接收装置及其自动增益控制电路