“层间通孔”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果7911714个，建议您升级VIP下载更多相关专利

[发明专利]通孔的处理方法-CN201210214164.5有效
发明人：刘焕新;袁竹根;胡春周 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-06-26 - 公布日： 2014-01-15 - 主分类号： H01L21/768 文献下载
摘要：一种通孔的处理方法，包括：提供通孔，所述通孔用作金属互连，其形成在层间介质层及位于层间介质层上的氮化钛层内，所述通孔由干法刻蚀形成；利用EKC溶液清洗所述通孔；在EKC溶液清洗后，利用臭氧去离子水回刻所述通孔边缘的氮化钛层，以将所述通孔的开口拓宽；在进行所述回刻后，利用HF酸清洗所述通孔。由于采用臭氧去离子水溶液把所述通孔的开口拓宽，避免了原来EKC和具有氧化性双氧水混合的处理方式中发生的pH值突然降低而引起的双氧水对下层铜的氧化带来的损害。
处理方法

[实用新型]用于金属互连结构缺陷分析的测试结构-CN201420238913.2有效
发明人：张冠杰 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2014-05-09 - 公布日： 2014-10-01 - 主分类号： H01L23/544 文献下载
摘要：本实用新型提供一种用于金属互连结构缺陷分析的测试结构，所述测试结构包括：下层金属层、层间介质、上层金属层，以及形成于层间介质中的通孔金属；其中，所述上层金属层与所述通孔金属相连，所述下层金属层具有与所述通孔金属对应设置绝缘区域，以使所述通孔金属与所述下层金属层之间具有预设间距；或者所述下层金属层与所述通孔金属相连，所述上层金属层具有与所述通孔金属对应设置绝缘区域，以使所述通孔金属与所述上层金属层之间具有预设间距。通过本实用新型的测试结构及测试方法，不仅可以检测出由于金属层与通孔金属为完整覆盖所引起的通孔金属附着缺陷及被腐蚀等问题，还可以用于芯片的FA测试阶段，大大降低通孔金属出现问题的次数。
用于金属互连结构缺陷分析测试

[发明专利]互连结构的形成方法-CN201310746414.4在审
发明人：何其暘;张城龙 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-30 - 公布日： 2015-07-01 - 主分类号： H01L21/768 文献下载
摘要：一种互连结构的形成方法，包括提供基底，所述基底具有第一区域和第二区域，第一区域和第二区域具有重合的第三区域；在第三区域的层间介质层表面形成具有叠层结构的掩膜层；以掩膜层为掩膜，采用第一刻蚀工艺，在第一区域的层间介质层内形成第一接触通孔；在第一接触通孔底部和侧壁形成金属层；在第一接触通孔底部形成第一金属硅化物层；采用第二刻蚀工艺，去除部分厚度的掩膜层；以掩膜层为掩膜，采用第三刻蚀工艺，在第二区域的层间介质层内形成第二接触通孔；形成填充满第一接触通孔和第二接触通孔的导电层本发明中形成第一接触通孔的掩膜层部分被用于形成第二接触通孔的掩膜层，减少了形成掩膜层的工艺步骤，优化了互连结构的形成工艺。
互连结构形成方法

[发明专利]硅通孔测试结构及测试方法-CN201110459319.7有效
发明人：冯军宏;甘正浩 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-12-31 - 公布日： 2013-07-03 - 主分类号： H01L23/544 文献下载
摘要：一种硅通孔测试结构及测试方法，所述测试结构包括：半导体衬底，位于所述半导体衬底表面的层间介质层，位于所述半导体衬底和层间介质层内的硅通孔；至少一个互连结构环，所述互连结构环以硅通孔为中心呈环形分布在所述硅通孔外围，所述互连结构环由不同层的金属层和位于所述金属层之间的导电插塞串联而成。由于所述互连结构以硅通孔为中心呈环形分布在所述硅通孔外围，在远离硅通孔的方向上依次对互连结构环的电阻进行测试，并将所述测得的电阻与参考电阻进行比较，即可得到硅通孔对于互连结构的隔离区的范围，方便快捷。
硅通孔测试结构方法

[发明专利]半导体器件的形成方法和保持硼磷硅玻璃形貌的方法-CN201210567779.6有效
发明人：吴亚贞;楼颖颖;刘宪周 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2012-12-24 - 公布日： 2017-02-22 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件的形成方法和保持硼磷硅玻璃形貌的方法，所述半导体器件的形成方法包括提供有源区和保护环区的半导体衬底；形成层间介质层，在所述有源区上的层间介质层中形成对应源区位置的第一通孔，在保护环区上的层间介质层中形成对应保护环位置的第二通孔；进行离子注入，形成阱区和保护环；在第一通孔中形成硼磷硅玻璃侧墙缩小第一通孔的直径，第二通孔中形成硼磷硅玻璃层封闭第二通孔；进行源区离子注入；在第一通孔的侧墙外形成硬掩膜层以避免侧墙变形；进行退火。本发明能够实现只利用一次光刻形成的通孔，就可以完成沟槽型MOS晶体管阱区注入，源区注入，保护环注入以及形成沟槽型MOS晶体管接触孔所在的通孔。
半导体器件形成方法保持硼磷硅玻璃形貌

[发明专利]通孔形成方法-CN201010154826.5有效
发明人：孙武;张海洋;韩宝东 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2010-04-16 - 公布日： 2011-10-19 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种通孔形成方法，包括：提供半导体基底，在所述半导体基底上依次形成有金属导线、覆盖所述金属导线及半导体基底的层间介质层、及位于所述层间介质层上的硬掩膜层；在所述硬掩膜层上形成光刻胶层，所述光刻胶层内具有开口图案；以所述光刻胶层为第一掩膜，沿开口图案刻蚀部分厚度的硬掩膜层，形成开口；去除所述光刻胶层之后，以硬掩膜为第二掩膜，沿所述开口，刻蚀残余的硬掩膜层，露出层间介质层的表面；继续刻蚀层间介质层，直至露出金属导线，形成通孔。本发明在去除光刻胶层时，因仍有残余的硬掩模层，层间介质层不会暴露在光刻胶去除环境中，所以其不会被去除环境中的气体所损坏，保护层间介质层，同时提高通孔形成质量。
形成方法

[发明专利]用于在半导体器件中形成互连线的方法及互连线结构-CN200510005832.3有效
发明人：李敬雨;慎烘縡;金在鹤;魏荣振;李承珍;朴起宽 -专利权人：三星电子株式会社
申请日： 2005-01-27 - 公布日： 2005-08-03 - 主分类号： H01L21/768 文献下载
摘要：该方法包括：在半导体衬底上形成层间绝缘层，其中该层间绝缘层由掺碳的低k值介电层形成；在该层间绝缘层上形成氧化阻挡层；在该氧化阻挡层上形成氧化物覆盖层；在该氧化物覆盖层、氧化阻挡层和层间绝缘层中形成通孔；在该通孔之内形成导电层图案。
用于半导体器件形成互连方法结构

[发明专利]一种高密度互联电路板层间互联结构及加工工艺-CN202111284469.9在审
发明人：李俊;钱国祥;姚晓建 -专利权人：安捷利美维电子（厦门）有限责任公司;广州美维电子有限公司
申请日： 2021-11-01 - 公布日： 2022-04-26 - 主分类号： H05K1/11 文献下载
摘要：本发明公开了一种高密度互联电路板层间互联结构，包括芯板层，芯板层上开设有贯穿其上下表面的通孔；通孔采用铜填满，且芯板层的上下表面均覆盖有铜层；铜层与通孔内的铜接触以使得两者电导通，且铜层的表面平整。本发明的一种高密度互联电路板层间互联结构，能在对应通孔的位置加工出盲孔，以提高布线密度。本发明还公开了一种高密度互联电路板层间互联结构的加工工艺。
一种高密度电路板层间互联结加工工艺

[发明专利]半导体器件及其制造方法-CN200510072828.9无效
发明人：林俊哉;手塚達朗 -专利权人：恩益禧电子股份有限公司
申请日： 2005-05-20 - 公布日： 2005-12-14 - 主分类号： H01L23/525 文献下载
摘要：在半导体衬底上形成下层互连，该下层互连包括第一阻挡金属层、互连金属层和第二阻挡金属层，并且其上形成层间电介质。在具有光刻胶的情况下进行蚀刻，该光刻胶用于限定第一通路的开口和具有比第一通路的开口大的底面积的第二通路的开口，从而在层间电介质中形成第一通孔和第二通孔。由于第二通孔具有比第二通孔大的直径，第二通孔先于第一通孔被打开，并且在第二通孔的底部首先暴露出下层互连。
半导体器件及其制造方法

[发明专利]塞孔结构及其制作方法-CN202310198666.1在审
发明人：陈先明;林文健;徐小伟;黄本霞;黄高 -专利权人：珠海越亚半导体股份有限公司
申请日： 2023-03-03 - 公布日： 2023-07-14 - 主分类号： H05K3/00 文献下载
摘要：本发明公开了一种塞孔结构及其制作方法，涉及半导体封装技术领域。塞孔结构的制作方法包括以下步骤：对双面覆铜板进行钻孔，形成贯穿双面覆铜板上下表面的层间导通孔；在层间导通孔的孔壁及双面覆铜板的表面制作第一种子层，并在第一种子层的表面电镀形成铜层；在层间导通孔的内部填充树脂，使树脂与铜层的表面齐平；保留层间导通孔周侧的预定区域内的铜层和第一种子层，形成孔环，将其余位置的铜层、第一种子层及双面覆铜板表面的铜箔蚀刻掉；在双面覆铜板的表面制作第一线路，使第一线路与孔环电性连接。根据本发明实施例的塞孔结构的制作方法，无需经过两次电镀后再制作线路，能够适用于更精细的线路的制作。
结构及其制作方法

[发明专利]半导体结构的制备方法及半导体结构-CN202110763509.1在审
发明人：张俊逸;王晓玲;应战 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-06 - 公布日： 2023-01-10 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种半导体结构的制备方法及半导体结构，涉及半导体技术领域，该半导体结构的制备方法包括提供第一互连层；在第一互连层上形成层间介电层；在层间介电层内形成通孔，通孔包括顺次连通的第一通孔、第二通孔和第三通孔，第二通孔的中心横截面的直径大于第一通孔及第三通孔的中心横截面的直径；在所述通孔内形成导电结构。本发明通过增加第二通孔的中心横截面的直径，使得在向通孔内填充导电材料时不易产生空隙，有效降低了导电结构的电阻，从而在不改变金属互连结构的基础上，提高了半导体结构的传输性能。
半导体结构制备方法

[发明专利]阵列基板及显示装置-CN201811104559.3有效
发明人：谢炎;林建宏 -专利权人：武汉华星光电半导体显示技术有限公司
申请日： 2018-09-21 - 公布日： 2021-01-01 - 主分类号： H01L27/32 文献下载
摘要：本发明提供一种阵列基板及显示装置，阵列基板包括：第一通孔，以及依次层叠设置的基底、第一金属层、层间介质层和第二金属层；所述第一通孔设置在所述层间介质层上；所述第二金属层通过所述第一通孔与所述第一金属层连接本发明的阵列基板及显示装置通过将第一金属层与第二金属层连接，提高了显示装置的弯折性能。
阵列显示装置

[发明专利]基于硅通孔技术的三维封装方法-CN201310504865.7有效
发明人：陈晓军;黄河;张海芳;戚德奎;陈政;李新 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯集成电路（宁波）有限公司
申请日： 2013-10-23 - 公布日： 2018-08-10 - 主分类号： H01L21/768 文献下载
摘要：一种基于硅通孔技术的三维封装方法，包括：提供晶圆；在晶圆正面形成通孔；向通孔内填充牺牲层；向通孔内填充牺牲层之后，在晶圆正面形成半导体器件；形成覆盖在晶圆正面、牺牲层及半导体器件上的层间介质层；在层间介质层内形成露出牺牲层的开口；去除开口下方、位于通孔内的牺牲层；向通孔及开口内填充满金属，以形成导电插塞。
基于硅通孔技术三维封装方法

[发明专利]3D NAND闪存及其制备方法-CN201910248967.4有效
发明人：肖莉红 -专利权人：长江存储科技有限责任公司
申请日： 2019-03-29 - 公布日： 2020-11-17 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供一种3D NAND闪存及其制备方法，3D NAND闪存包括：半导体衬底；叠层结构，位于半导体衬底上，叠层结构包括交替叠置的栅间介质层及栅极层，栅间介质层包括交替叠置的第一漏电抑制层及第二漏电抑制层；沟道通孔，位于叠层结构内；功能侧壁，位于沟道通孔的侧壁表面；沟道层，位于沟道通孔内，且位于功能侧壁的表面。本发明3D NAND闪存中的栅间介质层为至少包括交替叠置的第一漏电抑制层及第二漏电抑制层，可以有效减小相邻栅极层之间的漏电，提高相邻栅极层之间的栅间介质层的抗击穿能力，降低相邻栅极层之间的耦合效应。
nand 闪存及其制备方法

[发明专利]一种金属互连方法-CN201010507012.5有效
发明人：尹晓明;王新鹏 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2010-10-14 - 公布日： 2012-05-09 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种金属互连方法，在具有第一金属层的第一层间介质上依次沉积氮化硅和第二层间介质后，以所述氮化硅为刻蚀停止层，在所述第二层间介质中第一刻蚀形成通孔，该方法包括，在所述通孔中和所述第二层间介质上涂覆底部抗反射涂层和沉积低温氧化硅层；以光刻后形成的第二光刻图案为掩膜依次第二刻蚀低温氧化硅层和第二层间介质，在第二层间介质中形成沟槽的同时在通孔侧壁上形成聚合物侧墙，第三刻蚀去除所述聚合物侧墙，避免后续灰化去除光刻图案以及过刻蚀去除残留的氮化硅层过程中聚合物侧墙掉落在第一金属层表面，进而在后续填充金属铜步骤后，保证通孔中的金属铜与第一金属层的界面之间的良好接触，降低开路造成的半导体器件失效率。
一种金属互连方法