专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果2823个,建议您升级VIP下载更多相关专利
  • [实用新型]一种具有双门极的双波状基区GCT器件-CN201620749835.1有效
  • -
  • 2016-07-15 - 2017-01-11 - H01L29/744
  • 本实用新型公开了一种具有双门极的双波状基区GCT器件,包括N‑基区、N基区、P基区、N+阴极发射区、P+阳极发射区,N‑基区位于P基区与N基区之间,N‑基区与P基区的交界处为JB结,N‑基区与N基区的交界处为JA结,JB结、JA结都呈波状,P+阳极发射区与N基区相连,N+阴极发射区与P基区相连,N+阴极发射区与P基区的交界处为JC结,N+阴极发射区引出K极,P基区的两侧都引出G1极,N基区两侧都引出G2极,
  • 一种具有双门极波状gct器件
  • [发明专利]嵌入式外延外基区双极晶体管及其制备方法-CN201210153063.1有效
  • 王玉东;付军;崔杰;赵悦;刘志弘;张伟;李高庆;吴正立;许平 - 清华大学
  • 2012-05-16 - 2012-09-12 - H01L29/10
  • 本发明公开一种嵌入式外延外基区双极晶体管,为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括集电区,在集电区上的基区和外基区、在基区上的发射极、以及在发射极两侧的侧墙,外基区采用原位掺杂选择性外延工艺生长而成且嵌入在集电区内。外基区的一部分位于侧墙的下方。外基区基区上产生应力。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应,同时也降低了器件的外基区电阻,使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构,步骤简练,成本低,操作简易,所得结构性能良好。
  • 嵌入式外延外基区双极晶体管及其制备方法
  • [发明专利]嵌入式外延外基区双极晶体管及其制备方法-CN201210153410.0有效
  • 王玉东;付军;崔杰;赵悦;刘志弘;张伟;李高庆;吴正立;许平 - 清华大学
  • 2012-05-16 - 2012-08-29 - H01L29/10
  • 本发明公开一种嵌入式外延外基区双极晶体管,为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括集电区、集电区上的基区和外基区基区上的发射极、以及发射极两侧的侧墙,所述外基区采用原位掺杂选择性外延工艺生长而成,而且嵌入在集电区内。外基区的一部分位于侧墙的下方。外基区基区上产生应力。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应,同时也降低了器件的外基区电阻,使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构,步骤简练,成本低,操作简易,所得结构性能良好。
  • 嵌入式外延外基区双极晶体管及其制备方法
  • [发明专利]锗硅异质结双极型晶体管的基区结构-CN201110006712.0有效
  • 陈帆;陈雄斌 - 上海华虹NEC电子有限公司
  • 2011-01-13 - 2012-04-11 - H01L29/737
  • 本发明公开了一种锗硅异质结双极型晶体管的基区结构,包括发射区、基区和集电区;基区由一锗硅外延层组成,基区的第一侧和发射区接触、基区的第二侧和集电区接触。基区的锗分布结构为:在基区的第一侧和第二侧间包括一锗浓度峰值;从基区的第一侧到锗浓度峰值位置处之间,锗浓度逐渐增加,锗浓度的增加曲线包括多个逐渐减少的梯度。从基区的锗浓度峰值位置处到第二侧之间,锗浓度线性减少。本发明能在基区内形成持续的内建电场、并能提高基区的锗总体组分,从而能在增加器件电流增益的同时、提高基区的截止频率,改善器件的高频特性。
  • 锗硅异质结双极型晶体管结构
  • [发明专利]一种优化的TVS结构器件-CN202111478416.0在审
  • 倪侠;邹有彪;张荣;王全;霍传猛;肖海林 - 富芯微电子有限公司
  • 2021-12-06 - 2022-03-11 - H01L29/06
  • 本发明公开了一种优化的TVS结构器件,N型半导体衬底的P基区形成三次叠加扩散的基区,P基区的P1基区与N型半导体衬底形成目标电压,P基区的P2基区和P3基区在P1基区上两层扩散形成电压调制区,通过在N型半导体衬底上设置三次叠加扩散的P基区,使P1基区与N型半导体衬底形成目标电压后,通过两次高浓度的杂质掺杂,即P2基区和P3基区两层扩散,使P基区总体具有更高的杂质浓度梯度,当PN结发生雪崩击穿时,P2基区和P3基区的区域内高浓度载流子会快速漂移至PN结的空间电荷区,并参与雪崩效应,提高PN
  • 一种优化tvs结构器件
  • [发明专利]嵌入式外延外基区双极晶体管及其制备方法-CN201210153147.5有效
  • 王玉东;付军;崔杰;赵悦;刘志弘;张伟;李高庆;吴正立;许平 - 清华大学
  • 2012-05-16 - 2012-09-19 - H01L29/73
  • 本发明公开一种嵌入式外延外基区双极晶体管,为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括重掺杂的埋层集电区、集电区、选择性注入集电区、基区、外基区、发射极以及侧墙,外基区采用原位掺杂选择性外延工艺生长而成,而且嵌入在集电区内。外基区的一部分位于侧墙的下方。外基区基区上产生应力。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应,同时也降低了器件的外基区电阻,使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构,步骤简练,成本低,操作简易,所得结构性能良好。
  • 嵌入式外延外基区双极晶体管及其制备方法
  • [发明专利]嵌入式外延外基区双极晶体管及其制备方法-CN201210153269.4有效
  • 王玉东;付军;崔杰;赵悦;刘志弘;张伟;李高庆;吴正立;许平 - 清华大学
  • 2012-05-16 - 2012-09-12 - H01L29/73
  • 本发明公开一种嵌入式外延外基区双极晶体管,为解决现有结构存在TED效应问题而设计。本发明嵌入式外延外基区双极晶体管至少包括重掺杂的埋层集电区、集电区、基区、外基区、发射极以及侧墙,外基区采用原位掺杂选择性外延工艺生长而成,而且嵌入在集电区内。外基区的一部分位于侧墙的下方。外基区基区上产生应力。本发明提供一种嵌入式外延外基区双极晶体管的制备方法。本发明嵌入式外延外基区双极晶体管避免了TED效应,同时也降低了器件的外基区电阻,使器件的性能得到提升。本发明嵌入式外延外基区双极晶体管的制备方法实现了上述嵌入式外延外基区双极晶体管结构,步骤简练,成本低,操作简易,所得结构性能良好。
  • 嵌入式外延外基区双极晶体管及其制备方法
  • [发明专利]一种沟槽隔离IGBT器件-CN201410271677.9有效
  • 胡爱斌;张杰;赵佳;王海军;吴凯 - 江苏中科君芯科技有限公司
  • 2014-06-17 - 2017-10-10 - H01L29/739
  • 本发明属于功率半导体器件技术领域,公开了一种沟槽隔离IGBT器件,包括P型有源基区、沟槽栅电极、P型冗余基区、隔离沟槽以及P型主结;所述P型有源基区包括N+源区和P型基区;所述P型冗余基区包括第二P型基区;所述P型主结包括P+基板;所述P型冗余基区设置在两个所述P型有源基区之间;两个相邻的所述P型有源基区和所述P型冗余基区之间设置所述沟槽栅电极;所述P型冗余基区与所述P型主结之间设置隔离沟槽。本发明提供的沟槽隔离IGBT器件通过设置P型冗余基区能够增强对空穴的阻挡作用,维持等离子体浓度,降低导通压降,从而优化导通电压和关断损耗的折衷特性。
  • 一种沟槽隔离igbt器件
  • [发明专利]功率半导体器件-CN202211600204.X在审
  • 陈勇民;陈芳林;曹强;操国宏;徐焕新;蒋谊;潘学军;曾宏 - 株洲中车时代半导体有限公司
  • 2022-12-12 - 2023-04-25 - H01L29/74
  • 本公开提供一种功率半导体器件,包括:从下至上依次设置的第一P型区、第一N型区、第二P型区和第二N型区,第二N型区嵌入第二P型区,第二N型区与第二P型区的顶表面共面,第二P型区包括:P基区以及位于P基区上方的第一子基区、第二子基区和第三子基区,第二子基区位于第二N型区下方且沿水平方向不超出第二N型区,第三子基区环绕第二子基区,第一子基区环绕第三子基区,第三子基区至少与第二N型区的侧部接触,P基区的掺杂浓度记为n0,第一子基区的掺杂浓度记为n1,第二子基区的掺杂浓度记为n2,第三子基区的掺杂浓度记为n3,满足:n2>n1>n3>n0。
  • 功率半导体器件

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top