专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果4138002个,建议您升级VIP下载更多相关专利
  • [发明专利]降低CMOS器件漏电的方法-CN202110731420.7在审
  • 肖瑟;李玉科 - 广州粤芯半导体技术有限公司
  • 2021-06-30 - 2021-07-27 - H01L21/8238
  • 本发明提供了一种降低CMOS器件漏电的方法,包括:提供衬底,所述衬底含有硅;在所述衬底上形成浮栅;从所述浮栅的两侧向所述浮栅的底部的所述衬底内注入氧原子,形成氧原子区;对所述衬底进行退火工艺,使得所述氧原子区的硅变成二氧化硅如果CMOS器件的N型阱区之间产生沟道击穿电流,本发明的沟道电流阻挡结构能阻挡沟道击穿产生的电流,并且,相比于现有技术,本发明的沟道电流阻挡结构由二氧化硅组成,相对于PN结,阻挡沟道击穿电流的效果更好,
  • 降低cmos器件漏电方法
  • [实用新型]降低沟槽MOSFET器件电容的结构-CN202321136432.6有效
  • 滕支刚 - 江苏临德半导体有限公司
  • 2023-05-11 - 2023-10-03 - H01L29/423
  • 本实用新型提供一种降低沟槽MOSFET器件电容的结构,包括第一导电类型衬底,在第一导电类型衬底上设有第一导电类型外延层;在第一导电类型外延层中设有第一类沟槽,第一类沟槽位于器件的元胞区;在第一类沟槽的底部设有厚氧化层和栅极氧化层第一导电类型外延层上部形成自下而上分布的第二导电类型阱区和重掺杂的第一导电类型源区;所述栅极多晶硅的顶部低于第一类沟槽的顶部,但高于第一导电类型源区的底部;所述栅极多晶硅的底部低于第二导电类型阱区的底部;本申请能够降低沟槽MOSFET器件的电容。
  • 降低沟槽mosfet器件电容结构
  • [发明专利]一种电子设备-CN201510612196.4有效
  • 王瑜 - 联想(北京)有限公司
  • 2015-09-23 - 2019-05-31 - G06F3/041
  • 本发明提供一种电子设备,至少包括第一器件和第二器件,第一器件和第二器件可以通过一粘结剂粘结,并且在未接触第一器件和第二器件的外界因素作用下粘结剂的结构发生变化使得粘结剂的粘性降低,以在粘性降低后可以使第一器件和第二器件自动分离,从而降低器件间的分离难度。并且这种通过未接触第一器件和第二器件的外接因素作用下降低粘结剂的粘性以自动分离第一器件和第二器件的方式相对于操作者手动分离第一器件和第二器件的方式,会降低分离过程中由于粘结剂的强粘力作用导致的第一器件和第二器件的损坏率,从而降低第一器件和第二器件由于损坏而被更换的概率,降低设备成本。
  • 一种电子设备
  • [实用新型]一种SGT MOSFET器件结构-CN202321182501.7有效
  • 田甜;廖光朝 - 重庆云潼科技有限公司
  • 2023-05-17 - 2023-10-20 - H01L29/78
  • 本实用新型公开了一种SGTMOSFET器件结构,该器件结构为双层浓度的外延结构,包括用于降低器件比导通电阻的顶部外延层(3)和用于降低器件反偏漏电的底部外延层(4)。本器件结构采用双层浓度的外延结构,顶部浓度的外延层用于降低器件比导通电阻(Rsp),底部浓度的外延层起降低反偏漏电作用,既有效地降低器件的比导通电阻,又保证了器件反偏时的低漏电。
  • 一种sgtmosfet器件结构

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top