“选择栅极”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果934743个，建议您升级VIP下载更多相关专利

[发明专利]具有在FDSOI衬底中形成的垂直选择栅极的存储器单元-CN201510617909.6有效
发明人： A·雷尼耶;J-M·米拉贝尔;S·尼埃尔;F·拉罗萨 -专利权人：意法半导体(鲁塞)公司
申请日： 2015-09-24 - 公布日： 2019-05-03 - 主分类号： H01L27/11517 文献下载
摘要：本发明涉及一种形成于半导体衬底(SUB)中的存储器单元，包括在该衬底中所形成的沟槽(TR)中垂直延伸并且通过第一栅极氧化物层(D3)与该衬底隔离的选择栅极(SGC)；在该衬底上方延伸并且通过第二栅极氧化物层(D1)与衬底隔离的水平浮置栅极(FG)；和在该浮置栅极上方延伸的水平控制栅极(CG)，该选择栅极(SGC)覆盖该浮置栅极的侧面，该浮置栅极仅通过第一栅极氧化物层(D3)与该选择栅极隔开，并且仅通过第二栅极氧化物层与在该衬底中沿该选择栅极延伸的垂直沟道区域
具有 fdsoi 衬底形成垂直选择栅极存储器单元

[发明专利]具有在FDSOI衬底中形成的垂直选择栅极的存储器单元-CN201910288732.8有效
发明人： A·雷尼耶;J-M·米拉贝尔;S·尼埃尔;F·拉罗萨 -专利权人：意法半导体(鲁塞)公司
申请日： 2015-09-24 - 公布日： 2023-08-01 - 主分类号： G11C16/04 文献下载
摘要：本发明涉及一种形成于半导体衬底(SUB)中的存储器单元，包括在该衬底中所形成的沟槽(TR)中垂直延伸并且通过第一栅极氧化物层(D3)与该衬底隔离的选择栅极(SGC)；在该衬底上方延伸并且通过第二栅极氧化物层(D1)与衬底隔离的水平浮置栅极(FG)；和在该浮置栅极上方延伸的水平控制栅极(CG)，该选择栅极(SGC)覆盖该浮置栅极的侧面，该浮置栅极仅通过第一栅极氧化物层(D3)与该选择栅极隔开，并且仅通过第二栅极氧化物层与在该衬底中沿该选择栅极延伸的垂直沟道区域
具有 fdsoi 衬底形成垂直选择栅极存储器单元

[发明专利]半导体存储装置及其制造方法-CN201410765015.7有效
发明人：矢野胜;王炳尧 -专利权人：华邦电子股份有限公司
申请日： 2014-12-12 - 公布日： 2019-07-09 - 主分类号： H01L27/11524 文献下载
摘要：多个串的行方向的多个存储单元的栅极共用地连接于字线，多个位线选择晶体管的栅极共用地连接于选择栅极线(SGD)，多个源极线选择晶体管的栅极共用地连接于选择栅极线(SGS)。选择栅极线(SGS)和与其邻接的字线(WL0)的栅极的间隔(S4)大于选择栅极线(SGD)和与其邻接的字线(WL7)的栅极的间隔(S1)。
半导体存储装置及其制造方法

[发明专利]具有减少的干扰的栅极选择信号-CN202010483532.0在审
发明人： P.舍佩列夫 -专利权人：辛纳普蒂克斯公司
申请日： 2020-06-01 - 公布日： 2020-12-11 - 主分类号： G09G3/20 文献下载
摘要：用于显示装置的处理系统包括显示驱动器，显示驱动器配置成生成栅极选择信号并且将要在栅极线上被驱动的栅极选择信号输出到栅极选择控制电路系统，以用于显示更新。栅极选择信号包括从第一电压到第二电压的转变、从第二电压到第三电压的转变以及从第三电压到第一电压的转变。第二电压大于第一电压，并且，在第一时段内维持第二电压。由栅极选择控制电路系统在显示装置的栅极线上驱动栅极选择信号，以便选择显示装置的一个或多个子像素，以用于显示更新。
具有减少干扰栅极选择信号

[发明专利]一种三维存储器件、制造方法及存储器系统-CN202210049580.8在审
发明人：韩玉辉;张坤 -专利权人：长江存储科技有限责任公司
申请日： 2022-01-17 - 公布日： 2022-05-27 - 主分类号： H01L21/28 文献下载
摘要：本申请实施例公开了一种三维存储器件、制造方法及存储器系统，所述方法包括：提供基底；基底包括衬底、位于衬底上由栅极层和绝缘层交替层叠的堆叠结构和贯穿所述堆叠结构的沟道结构；所述栅极层包括位于所述堆叠结构顶部的顶部选择栅极层；所述沟道结构包括沿径向从外向内依次排列的存储器层、沟道层和沟道氧化物；形成贯穿所述顶部选择栅极层的多个顶部选择栅极切口；对所述顶部选择栅极切口进行填充以形成顶部选择栅极切线；所述顶部选择栅极切线将所述堆叠结构分为多个存储区；其中，所述顶部选择栅极切线部分地穿过第一沟道结构，并与所述第一沟道结构中的所述沟道氧化物接触；所述第一沟道结构为位于不同所述存储区中且相邻的沟道结构。
一种三维存储器件制造方法存储器系统

[发明专利]闪存阵列的制作方法及闪存阵列-CN201711466172.8有效
发明人：秦佑华;陈昊瑜;殷冠华 -专利权人：上海华力微电子有限公司
申请日： 2017-12-28 - 公布日： 2020-10-27 - 主分类号： G11C16/04 文献下载
摘要：在闪存阵列的制作过程中，在计划形成浮置栅极和控制栅极的第二区域进行两次调整控制栅极阈值电压的离子注入，其中第二次离子注入还覆盖计划形成选择栅极的第一区域，利用本发明闪存阵列的制作方法，有利于后续形成的选择栅极形成均匀的导电层(例如多晶硅条)，在闪存阵列工作时，施加在选择栅极上的电压较为均匀，利用包括上述方法制作的闪存阵列，将选择栅极的引出孔设置在整条选择栅极的两端，相较于现有工艺中在选择栅极上每隔一定数量的位线设置一选择栅引出孔
闪存阵列制作方法

[发明专利]小型三维垂直NAND及其制造方法-CN201380014950.3有效
发明人： J.阿尔斯梅尔;R.S.马卡拉;X.科斯塔;Y.张 -专利权人：桑迪士克科技有限责任公司
申请日： 2013-02-04 - 公布日： 2017-04-26 - 主分类号： H01L29/788 文献下载
摘要：一种NAND装置，至少具有垂直NAND串(180)的3x3子阵列，其中控制栅极电极(3，3a，3b，3aL，3aR)在子阵列中是连续的并且在子阵列中没有气隙或电介质填充的沟槽。气隙或电介质填充沟槽(53，63)将NAND的下选择栅极(51)和上选择栅极(61)分别与在相同子阵列中的相邻NAND串的相应的选择栅极分开。NAND装置通过以下方式形成首先形成具有分开的下选择栅极(51)的下选择栅极层，然后形成包含多个NAND串部分的多个存储装置层级，并且然后存储装置层级之上形成具有分开的上选择栅极(61)的上选择栅极层级(60)，多个NAND串部分包括连续的网状控制栅极电极(3)。
小型三维垂直 nand 及其制造方法

[发明专利]一种形成三维存储器的方法及三维存储器-CN201910100586.1在审
发明人：肖莉红 -专利权人：长江存储科技有限责任公司
申请日： 2019-01-31 - 公布日： 2019-05-28 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供一种形成三维存储器的方法，包括：提供半导体结构，所述半导体结构具有衬底和位于衬底上的堆叠结构，所述堆叠结构具有顶部选择栅极；在所述顶部选择栅极中形成波浪形的顶部选择栅极切线，所述顶部选择栅极切线将所述顶部选择栅极分为多个相互绝缘的区域，以及形成穿过所述堆叠结构的沟道孔和波浪形栅线隙，填充所述沟道孔形成垂直沟道结构，以及形成阵列共源极；其中，所述顶部选择栅极切线位于相邻的所述区域的沟道孔之间。
选择栅极切线三维存储器堆叠结构沟道半导体结构波浪形衬底垂直沟道结构共源极栅线绝缘填充穿过

[实用新型]一种记忆体结构-CN201920360355.X有效
发明人：张明丰 -专利权人：江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司
申请日： 2019-03-21 - 公布日： 2019-10-15 - 主分类号： H01L27/11517 文献下载
摘要：一种记忆体结构，包含基板、在基板上的浮栅介电层、在浮栅介电层上的第一浮栅及第二浮栅、分别在第一浮栅及第二浮栅上的第一控制栅极堆叠及第二控制栅极堆叠、选择栅极介电层及覆盖选择栅极介电层的选择栅极。第二凹槽分离第一控制栅极堆叠及第二控制栅极堆叠，且具有由第一侧壁凹陷的第二侧壁。选择栅极介电层覆盖第一凹槽及第二凹槽。选择栅极的底部及顶部分别填充于第一凹槽及第二凹槽中。本实用新型的记忆体结构具有较大的电场，使电子更容易通过F‑N穿隧方式由浮栅抹除至选择栅极。
浮栅选择栅极介电层控制栅极堆叠记忆体结构第一侧壁基板本实用新型电场第二侧壁凹陷穿隧覆盖抹除填充

[发明专利]半导体结构、半导体结构的制造方法和编程方法-CN202110363869.2在审
发明人：章恒嘉;丁丽 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-02 - 公布日： 2022-10-14 - 主分类号： H01L27/112 文献下载
摘要：本发明实施例提供一种半导体结构、半导体结构的制造方法和编程方法，半导体结构包括：基底，位于基底内相互分立的源极和漏极；位于基底内且间隔设置的选择栅极和反熔丝栅极，选择栅极和反熔丝栅极均位于源极和漏极之间，且选择栅极位于反熔丝栅极与源极之间；栅介质层，栅介质层位于基底内，且与选择栅极和反熔丝栅极相接触，栅介质层还位于选择栅极和反熔丝栅极之间；其中，反熔丝栅极与漏极之间的栅介质层适于击穿形成击穿通道，栅介质层下方的基底适于形成与击穿通道连接的导电通道，且源极与反熔丝栅极经由击穿通道以及导电通道连接。
半导体结构制造方法编程

[发明专利]非易失性半导体存储装置-CN201910603192.8有效
发明人：前嶋洋 -专利权人：铠侠股份有限公司
申请日： 2019-07-05 - 公布日： 2023-10-27 - 主分类号： G11C16/04 文献下载
摘要：实施方式的非易失性半导体存储装置包含：存储单元阵列层，具有在半导体衬底上沿垂直方向串联连接的多个非易失性存储单元、及分别连接于多个非易失性存储单元的栅极的多条字线；以及选择栅极晶体管层，位于存储单元阵列层上，具有沿垂直方向串联连接的至少2个选择栅极晶体管、及分别连接于至少2个选择栅极晶体管的至少2条选择栅极线；且存储单元阵列层中的多个非易失性存储单元与选择栅极晶体管层中的至少2个选择栅极晶体管经由存储单元阵列层与选择栅极晶体管层的连接面串联连接，而构成串单元，对至少2条选择栅极线供给不同的信号。
非易失性半导体存储装置

[发明专利]一种三维存储器及其制备方法-CN202110152378.3有效
发明人：王启光 -专利权人：长江存储科技有限责任公司
申请日： 2019-02-01 - 公布日： 2023-08-08 - 主分类号： H10B43/35 文献下载
摘要：本发明公开了一种三维存储器的制备方法，所述三维存储器包括选择管栅极，所述方法包括以下步骤：提供叠层结构；形成垂直穿过所述叠层结构的沟道结构，所述沟道结构包括存储叠层以及沟道层；去除所述叠层结构中所述选择管栅极的预设形成位置处的第一牺牲层；去除与所述选择管栅极的预设形成位置水平对应的所述存储叠层，在去除的所述存储叠层的位置处形成绝缘的结构；在所述选择管栅极的预设形成位置填充栅极金属，形成所述选择管栅极；基于所述选择管栅极、所述绝缘的结构以及所述沟道层形成所述三维存储器的选择管；其中，所述选择管栅极和所述沟道层之间不包括所述存储叠层的存储层。
一种三维存储器及其制备方法

[发明专利]半导体存储器装置-CN202010273125.7有效
发明人：细村嘉一 -专利权人：铠侠股份有限公司
申请日： 2020-04-09 - 公布日： 2023-08-29 - 主分类号： H10B41/35 文献下载
摘要：根据本实施例，一种半导体存储器装置包含第一存储器束，其包含第一源极线、第一源极侧选择栅极晶体管、第一源极侧选择栅极线、多个第一非易失性存储器单元、多个第一字线、第一漏极侧选择栅极晶体管、第一漏极侧选择栅极线及第一位线；第二存储器束，其包含第二源极线、第二源极侧选择栅极晶体管、第二源极侧选择栅极线、多个第二非易失性存储器单元、多个第二字线、第二漏极侧选择栅极晶体管、第二漏极侧选择栅极线及第二位线；共用位线；第一位线转移晶体管
半导体存储器装置

[发明专利]用于嵌入HK-MG工艺中的分裂栅极存储器的CMP制造方案-CN201410704861.8在审
发明人：庄学理;吴伟成;吴常明;刘世昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-11-27 - 公布日： 2015-06-03 - 主分类号： H01L21/822 文献下载
摘要：本发明提供了一种半导体器件，包括衬底、至少一个逻辑器件和分裂栅极存储器器件。至少一个逻辑器件位于衬底上。分裂栅极存储器器件位于衬底上并包括存储器栅极和选择栅极。存储器栅极和选择栅极彼此相邻且彼此电隔离。选择栅极的顶部高于存储器栅极的顶部。本发明还涉及用于嵌入HK-MG工艺中的分裂栅极存储器的CMP制造方案。
用于嵌入 hk mg 工艺中的分裂栅极存储器 cmp 制造方案

[实用新型]形成于半导体衬底中的存储器单元、存储器单元的群组及存储器电路-CN201520749262.8有效
发明人： A·雷尼耶;J-M·米拉贝尔;S·尼埃尔;F·拉罗萨 -专利权人：意法半导体(鲁塞)公司
申请日： 2015-09-24 - 公布日： 2016-08-03 - 主分类号： H01L27/115 文献下载
摘要：本实用新型涉及一种形成于半导体衬底中的存储器单元、存储器单元的群组及存储器电路，该存储器单元包括在该衬底中所形成的沟槽(TR)中垂直延伸并且通过第一栅极氧化物层(D3)与该衬底隔离的选择栅极(SGC)；在该衬底上方延伸并且通过第二栅极氧化物层(D1)与衬底隔离的水平浮置栅极(FG)；和在该浮置栅极上方延伸的水平控制栅极(CG)，该选择栅极(SGC)覆盖该浮置栅极的侧面，该浮置栅极仅通过第一栅极氧化物层(D3)与该选择栅极隔开，并且仅通过第二栅极氧化物层与在该衬底中沿该选择栅极延伸的垂直沟道区域(CH2)隔开。
形成半导体衬底中的存储器单元电路