“选择栅极”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果934743个，建议您升级VIP下载更多相关专利

[发明专利]一种NAND闪存结构及其制作方法-CN202111656825.5在审
发明人：刘涛;巨晓华;王奇伟 -专利权人：上海华力微电子有限公司
申请日： 2021-12-30 - 公布日： 2022-04-12 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供了一种NAND闪存结构，包括：衬底，所述衬底上形成有多个字线、多个源极选择栅极和多个漏极选择栅极，多个所述字线位于多个所述源极选择栅极和多个所述漏极选择栅极之间，每个字线、源极选择栅极和漏极选择栅极的宽度相同通过形成宽度相同的源极选择栅极、漏极选择栅极和字线，由于字线的宽度和源极选择栅极的宽度以及漏极选择栅极的宽度相同，因此，不会产生负载效应，无需将靠近源极选择栅极、漏极选择栅极的字线设置为冗余字线，因此节省了器件区的面积
一种 nand 闪存结构及其制作方法

[发明专利]一种SONOS存储结构及其制造方法-CN201811444528.2有效
发明人：唐小亮;陈广龙;辻直树;邵华 -专利权人：上海华力微电子有限公司
申请日： 2018-11-29 - 公布日： 2022-01-04 - 主分类号： H01L27/11568 文献下载
摘要：本发明提供了一种SONOS存储结构及其制造方法，SONOS存储结构包括衬底和形成在衬底上的选择管栅极和存储管栅极，其中，衬底为复合衬底，包括具有硅基体层、掩埋氧化物层和硅表面层，硅基体层的上部为存储管阱区；选择管栅极和存储管栅极形成在硅表面层上；选择管栅极包括选择管第一栅极和选择管第二栅极，选择管第一栅极和选择管第二栅极分别位于存储管栅极两侧，并与存储管栅极通过存储管栅极两侧的第一侧墙电性隔离；以及选择管第一栅极和选择管第二栅极外侧的硅表面层上表面分别形成有与选择管第一栅极和选择管第二栅极毗邻的硅外延层
一种 sonos 存储结构及其制造方法

[发明专利]集成电路和用于形成集成电路的方法-CN202010897164.4在审
发明人：林孟汉;谢智仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-08-31 - 公布日： 2021-04-02 - 主分类号： H01L27/11524 文献下载
摘要：在记忆体区域中的记忆体单元包括选择栅极，选择栅极经由浮动栅极间隔物与浮动栅极分隔。在与浮动栅极相对的选择栅极的一侧上形成选择栅极间隔物。选择栅极间隔物在大部分的选择栅极上方具有均匀的厚度。形成选择栅极间隔物的第一层可能经由氧化选择栅极电极。形成选择栅极间隔物的第二层可能经由原子层沉积。当间隔物形成在逻辑区域中相邻于逻辑栅极时，记忆体区域可能以保护层覆盖。
集成电路用于形成方法

[发明专利]半导体器件-CN201110278110.0有效
发明人：木村肇;梅崎敦司 -专利权人：株式会社半导体能源研究所
申请日： 2011-09-09 - 公布日： 2012-04-04 - 主分类号： G09G3/20 文献下载
摘要：提供一种半导体器件，其中降低在选择期间中输出到栅极信号线的信号的延迟或失真。半导体器件包括栅极信号线、向栅极信号线输出选择信号和非选择信号的第一和第二栅极驱动电路以及电连接到栅极信号线并且被提供这两种信号的像素。在选择栅极信号线的期间中，第一和第二栅极驱动电路均向栅极信号线输出选择信号。在没有选择栅极信号线的期间中，第一和第二栅极驱动电路其中之一向栅极信号线输出非选择信号，而另一个栅极驱动电路既不向栅极信号线输出选择信号也不向栅极信号线输出非选择信号。
半导体器件

[发明专利]半导体器件-CN201610335245.9有效
发明人：木村肇;梅崎敦司 -专利权人：株式会社半导体能源研究所
申请日： 2011-09-09 - 公布日： 2018-09-21 - 主分类号： G09G3/36 文献下载
摘要：提供一种半导体器件，其中降低在选择期间中输出到栅极信号线的信号的延迟或失真。半导体器件包括栅极信号线、向栅极信号线输出选择信号和非选择信号的第一和第二栅极驱动电路以及电连接到栅极信号线并且被提供这两种信号的像素。在选择栅极信号线的期间中，第一和第二栅极驱动电路均向栅极信号线输出选择信号。在没有选择栅极信号线的期间中，第一和第二栅极驱动电路其中之一向栅极信号线输出非选择信号，而另一个栅极驱动电路既不向栅极信号线输出选择信号也不向栅极信号线输出非选择信号。
半导体器件

[发明专利]非易失性存储器及其制造方法-CN201910808137.2有效
发明人：范德慈;黄义欣;郑育明 -专利权人：物联记忆体科技股份有限公司
申请日： 2019-08-29 - 公布日： 2023-04-18 - 主分类号： H10B41/10 文献下载
摘要：存储单元包括源极区与漏极区、选择栅极、虚拟选择栅极、浮置栅极、抹除栅极、控制栅极。选择栅极设置于源极区与漏极区之间的基底上。浮置栅极设置于选择栅极与源极区之间的基底上，且浮置栅极的顶部两侧具有二对称的转角部。浮置栅极的高度高于选择栅极与虚拟选择栅极的高度，抹除栅极设置于源极区上，且抹除栅极包覆浮置栅极的源极侧的转角部。控制栅极设置于抹除栅极与浮置栅极上。
非易失性存储器及其制造方法

[发明专利]非挥发性存储器及其制造方法与操作方法-CN200610005893.4无效
发明人：王炳尧;杨立民 -专利权人：力晶半导体股份有限公司
申请日： 2006-01-19 - 公布日： 2007-07-25 - 主分类号： H01L27/115 文献下载
摘要：一种非挥发性存储器，是由基底、选择栅极、掺杂区、控制栅极与浮置栅极所构成的。基底中具有一沟槽。选择栅极设置于沟槽中，且选择栅极的表面低于基底表面。掺杂区设置于沟槽下方的基底中。控制栅极设置于选择栅极上。浮置栅极设置于选择栅极与控制栅极之间，且位于沟槽顶端两侧的边角处。
挥发性存储器及其制造方法操作方法

[发明专利]制造集成电路的方法-CN201711284903.7在审
发明人：杨宗谕;黄仲仁;吴云骥 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-12-07 - 公布日： 2019-01-25 - 主分类号： H01L27/11521 文献下载
摘要：在半导体衬底上形成栅极堆叠。栅极堆叠包括电荷储存膜及上覆在电荷储存膜上的虚拟控制栅极。虚拟控制栅极包含第一材料。由第一材料形成虚拟栅极层，且虚拟栅极层被形成为覆盖半导体衬底及栅极堆叠。使虚拟栅极层凹陷至低于栅极堆叠的顶表面后，将虚拟栅极层图案化，以形成与虚拟控制栅极交界的虚拟选择栅极并形成与虚拟选择栅极及虚拟控制栅极间隔开的虚拟逻辑栅极。在虚拟控制栅极、虚拟选择栅极、及虚拟逻辑栅极间形成有与虚拟控制栅极、虚拟选择栅极及虚拟逻辑栅极的顶表面齐平的顶表面的层间介电层。将虚拟控制栅极、虚拟选择栅极、或虚拟逻辑栅极分别替换为由第二材料形成的控制栅极、选择栅极、或逻辑栅极。
虚拟控制栅极选择栅极虚拟逻辑虚拟栅极栅极堆叠顶表面第一材料电荷储存衬底集成电路半导体层间介电层第二材料或逻辑图案化凹陷齐平替换制造交界覆盖

[发明专利]快闪存储单元、快闪存储单元的制造方法及其操作方法-CN03107883.4无效
发明人：洪至伟;许正源;吴齐山;黄明山 -专利权人：力晶半导体股份有限公司
申请日： 2003-04-01 - 公布日： 2004-10-06 - 主分类号： H01L27/105 文献下载
摘要：一种快闪存储单元，此存储单元是由基底、栅极结构、源极区、抹除栅极、抹除栅极介电层、选择栅极、选择栅极介电层与漏极区所构成。栅极结构设置于基底上，栅极结构是由穿隧氧化层、浮置栅极、栅间介电层、控制栅极以及间隙壁所构成。源极区设置于栅极结构一侧基底中。抹除栅极设置于栅极结构一侧的源极区上。抹除栅极介电层设置于抹除栅极与源极区之间。选择栅极设置于栅极结构的另一侧。选择栅极介电层设置于选择栅极与基底之间。漏极区设置于选择栅极一侧的基底中。
闪存单元制造方法及其操作方法

[发明专利]具有单层栅极的非易失性存储装置-CN201510552805.1有效
发明人：金正勋;朴圣根;金南润 -专利权人：爱思开海力士有限公司
申请日： 2015-09-01 - 公布日： 2020-10-30 - 主分类号： H01L27/11521 文献下载
摘要：一种非易失性存储装置包括：有源区域，在第一方向上延伸；第一单层栅极，与所述有源区域交叉并且在第二方向上延伸；第二单层栅极，与所述有源区域交叉并且在所述第二方向上延伸；以及选择栅极，与所述有源区域交叉。所述选择栅极包含：第一选择栅极主线和第二选择栅极主线，其与所述有源区域交叉以与所述第一单层栅极和第二单层栅极平行；选择栅极互连线，将所述第一选择栅极主线的第一端连接至所述第二选择栅极主线的第一端；以及选择栅极延伸部，其从所述选择栅极互连线的一部分延伸以被设置在所述第一单层栅极和第二单层栅极的第一端之间。
具有单层栅极非易失性存储装置

[发明专利]一种1.5T SONOS存储器结构及制造方法-CN201911100281.7在审
发明人：唐小亮 -专利权人：上海华力微电子有限公司
申请日： 2019-11-12 - 公布日： 2020-02-28 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供一种1.5T SONOS存储器结构及制造方法，P型阱和位于其一侧的存储阱；位于P型阱上的选择管栅极；位于存储阱上的存储管栅极；选择管栅极的高度低于存储管栅极的高度，并且存储管栅极远离选择管栅极的侧壁呈斜坡，该斜坡上设有金属硅化物；选择管栅极与存储管栅极之间设有ONO叠层，该ONO叠层高度与存储管栅极高度一致；选择管栅极的顶部设有依靠ONO叠层的第一侧墙；选择管栅极顶部的其余部分设有金属硅化物；选择管栅极远离所述存储管栅极的侧壁设有第二侧墙本发明通过改造传统的1.5T SONOS工艺，加强选择管和存储管的栅极隔绝，降低选择管和存储管栅极漏电的风险，同时能让选择管的栅极也能生长金属硅化物,降低选择管的电阻，提高器件性能。
一种 1.5 sonos 存储器结构制造方法

[发明专利]存储器单元、半导体集成电路装置及半导体集成电路装置的制造方法-CN201680023931.0有效
发明人：大和田福夫;川嶋泰彦;吉田信司;谷口泰弘;奥山幸祐 -专利权人：株式会社佛罗迪亚
申请日： 2016-04-26 - 公布日： 2019-07-09 - 主分类号： H01L21/336 文献下载
摘要：本发明提供半导体集成电路装置及半导体集成电路装置的制造方法中，其中，将第一选择栅极(DG)和第二选择栅极(SG)沿着存储器栅极构造体(4)的侧壁以侧墙状形成，因此存储器栅极构造体(4)不会搭乘在第一选择栅极(DG)和第二选择栅极(SG)上，从而能够使存储器栅极构造体(4)、第一选择栅极构造体(5)及第二选择栅极构造体(6)的高度一致，相应地与现有技术相比能够实现小型化，另外，能够使第一选择栅极(DG)上的硅化物层(S1)、第二选择栅极(SG)上的硅化物层(S2)从储存器栅极(MG)疏远相当于盖膜(CP1)的膜厚度，因此相对于存储器栅极(MG)，第一选择栅极(DG)上和第二选择栅极(SG)上的硅化物层(S1、S2)难以接触，相应地能够防止存储器栅极(MG)的短路不良。
存储器单元半导体集成电路装置制造方法

[发明专利]具有选择晶体管的电可擦可编程只读存储器及其制造方法-CN200410069850.3有效
发明人：申光植;金汉洙;许星会 -专利权人：三星电子株式会社
申请日： 2004-07-14 - 公布日： 2005-02-09 - 主分类号： H01L27/115 文献下载
摘要：一种EEPROM器件，包括：用于限定多个有源区的器件隔离层，延伸横跨有源区的一对控制栅极图形，以及延伸横跨有源区并插入在控制栅极图形之间的一对选择栅极图形。在控制栅极图形延伸横跨有源区的交叉区域处形成浮置栅极图形。在选择栅极图形延伸横跨有源区的交叉区域处形成下栅极图形。栅极间电介质图形设置在控制栅极图形和浮置栅极图形之间，伪电介质图形设置在选择栅极图形和下栅极图形之间。伪电介质图形基本平行于选择栅极图形，并且和选择栅极图形的一条侧壁对准以叠盖选择栅极图形的预定宽度。
具有选择晶体管电可擦可编程只读存储器及其制造方法

[发明专利]一种半导体存储器件及其制备方法-CN201710325421.5有效
发明人：陈春晖;熊涛;罗啸;刘钊;许毅胜;舒清明 -专利权人：上海格易电子有限公司;北京兆易创新科技股份有限公司
申请日： 2017-05-10 - 公布日： 2019-11-26 - 主分类号： H01L27/11524 文献下载
摘要：本发明实施例公开了一种半导体存储器件及其制备方法，制备方法包括：提供一衬底并在衬底上制备多条位线；在位线上制备多条字线以及选择栅极对，选择栅极对包括第一选择栅极对和第二选择栅极对；在选择栅极对表面制备保护膜层；刻蚀第一选择栅极对侧面上的保护膜层和第一选择栅极对之间的位线上的保护膜层，以使第一选择栅极对侧面上的保护膜层和第一选择栅极对之间的位线上的保护膜层的厚度小于第二选择栅极对侧面上的保护膜层和第二选择栅极对之间的位线上的保护膜层的厚度；在第一选择栅极对之间制备位线接触孔，在第二选择栅极对之间制备源端接触孔。
一种半导体存储器件及其制备方法

[发明专利]非易失性存储器及其制造方法-CN201910431266.4有效
发明人：范德慈;黄义欣;郑育明 -专利权人：物联记忆体科技股份有限公司
申请日： 2019-05-22 - 公布日： 2023-04-18 - 主分类号： H01L29/423 文献下载
摘要：存储单元包括源极区与漏极区、选择栅极、虚拟选择栅极、浮置栅极、抹除栅极、控制栅极。选择栅极设置于源极区与漏极区之间的基底上。浮置栅极设置于选择栅极与源极区之间的基底上，且浮置栅极的顶部两侧具有对称的转角部，高度低于选择栅极的高度，抹除栅极设置于源极区上，且抹除栅极包覆源极侧的转角部。控制栅极设置于抹除栅极与浮置栅极上。
非易失性存储器及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条