“短基区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果414291个，建议您升级VIP下载更多相关专利

[实用新型]一种提高晶闸管高电压和大电流耐量的短基区结构-CN201120093276.0有效
发明人：周建;耿开远;朱法扬;李建新 -专利权人：启东吉莱电子有限公司
申请日： 2011-04-01 - 公布日： 2011-11-02 - 主分类号： H01L29/06 文献下载
摘要：本实用新型涉及一种提高晶闸管高电压和大电流耐量的短基区结构，包括隔离穿通区和基片，所述基片位于隔离穿通区之间，其特征在于：所述隔离穿通区之间设有镓短基区，所述镓短基区表面还设有浓硼短基区，所述镓短基区和浓硼短基区均设于隔离穿通区之间本实用新型的优点是：采用先镓扩，再在镓表面上补一层浓硼形成的短基区，前沿与基片有良好的缓变结，镓层与浓硼层距离几乎就是整个短基区宽度，电压高。
一种提高晶闸管电压电流短基区结构

[发明专利]门极换流晶闸管的元胞结构、制备方法及门极换流晶闸管-CN202010575741.8有效
发明人：陈勇民;操国宏;陈芳林;蒋谊;徐焕新;潘学军 -专利权人：株洲中车时代半导体有限公司
申请日： 2020-06-22 - 公布日： 2022-09-09 - 主分类号： H01L29/74 文献下载
摘要：本公开提供一种门极换流晶闸管的元胞结构、制备方法及门极换流晶闸管，所述元胞结构包括在元胞结构两侧，于所述衬底表面向下设置有侧部沟槽，以在所述衬底表面于所述元胞结构中心位置形成凸台；位于所述侧部沟槽和所述凸台下方的第二导电类型短基区；其中，所述短基区的底部于与所述凸台对应的位置处有凸起；位于所述短基区上方的第二导电类型第一基区；位于所述短基区下方的第二导电类型第二基区；其中，所述第二基区的底部于与所述凸台对应的位置处有凸起；位于所述第一基区表面内的第一导电类型发射区；其中，所述短基区的掺杂浓度高于所述第一基区和所述第二基区。
换流晶闸管结构制备方法

[发明专利]一种提高晶闸管高电压和大电流耐量的短基区结构及其生产方法-CN201110081666.0无效
发明人：周建;耿开远;朱法扬;李建新 -专利权人：启东吉莱电子有限公司
申请日： 2011-04-01 - 公布日： 2011-08-17 - 主分类号： H01L29/10 文献下载
摘要：本发明涉及一种提高晶闸管高电压和大电流耐量的短基区结构及其生产方法，一种提高晶闸管高电压和大电流耐量的短基区结构，包括隔离穿通区和基片，所述隔离穿通区之间设有镓短基区，所述镓短基区表面还设有浓硼短基区；其生产方法，包括短基区扩散步骤，所述短基区扩散步骤包括镓预淀积和硼预淀积，所述镓预淀积温度T=1200±20℃，时间t=1.5h，浓度R□=100-200Ω/□，再分布温度T=1250±10℃，时间t=
一种提高晶闸管电压电流短基区结构及其生产方法

[实用新型]一种台面结构铝硼扩散工艺的可控硅芯片-CN202020816530.4有效
发明人：宋锐;黄传传;吴宗杰;李运鹏;李小丽;骆建辉 -专利权人：江西萨瑞微电子技术有限公司
申请日： 2020-05-17 - 公布日： 2020-10-27 - 主分类号： H01L29/74 文献下载
摘要：本实用新型属于硅芯片技术领域，尤其为一种台面结构铝硼扩散工艺的可控硅芯片，包括长基区，所述长基区的上表面设置有正面短基区，所述长基区的下表面设置有背面P型区，所述正面短基区的上表面设置有正面发射区，所述正面短基区的上表面设置有保护膜，所述保护膜、正面短基区和长基区设置有正面沟槽，所述正面沟槽两侧表面设置有正面钝化区，所述保护膜靠近正面发射区的表面设置有正面阴极铝电极；结合铝扩工艺与硼扩工艺的优点，利用铝扩散系数比硼扩散系数大的特点，采取铝硼扩散工艺，对通隔离区与短基区可同步形成，合二为一，扩散时间为30h，极大地提高了生产效率，又可降低表面缺陷，获得良好的Veb特性。
一种台面结构扩散工艺可控硅芯片

[发明专利]一种门极换流晶闸管及其制备方法-CN201611205266.5有效
发明人：陈勇民;颜骥;陈芳林;邱凯兵;蒋谊;郭润庆 -专利权人：株洲中车时代电气股份有限公司
申请日： 2016-12-23 - 公布日： 2020-07-03 - 主分类号： H01L29/745 文献下载
摘要：本发明的晶闸管的层状结构竖直方向自下而上依次为P+透明发射阳极、N′缓冲层、N‑基区、P基区、P+基区以及半埋于P1+短基区以及P2+短基区，其中，所述P1+短基区位于所述门极G正下方，所述P2+短基区位于所述N+发射区正下方，所述P1+短基区的掺杂浓度低于所述P2+短基区的掺杂浓度。
一种换流晶闸管及其制备方法

[发明专利]半导体放电管半导体芯片-CN01126802.6无效
发明人：吴平靖 -专利权人：吴平靖
申请日： 2001-09-18 - 公布日： 2003-04-09 - 主分类号： H01L29/00 文献下载
摘要：本发明涉及一种半导体放电管半导体芯片，包括第一导电型长基区中间层，其掺杂为高斯分布，其特征在于第一导电型长基区中间层两外侧面上各有三层金属化层，金属化层边缘有钝化层，第一导电型长基区中间层两侧各有第二导电型短基区，其掺杂为高斯分布，第二导电型短基区内有掺杂为余误差分布的第二导电型层，第二导电型短基区内有第一导电型发射区，其掺杂为高斯分布，第一导电型发射区内有掺杂为余误差分布的第一导电型层，第一导电型发射区内有若干短路点连接第二导电型短基区与第一导电型长基区中间层外侧面的金属化层，第二导电型短基区外侧有环槽，本发明的优点是半导体放电芯片有大范围的耐压耐流，响应时间快，开通延迟时间短。
半导体放电芯片

[实用新型]半导体放电管半导体芯片-CN01253759.4无效
发明人：吴平靖 -专利权人：吴平靖
申请日： 2001-09-18 - 公布日： 2002-08-28 - 主分类号： H01L29/747 文献下载
摘要：本实用新型涉及一种半导体放电管半导体芯片,包括第一导电型长基区中间层,其掺杂为高斯分布,其特征在于第一导电型长基区中间层两外侧面上各有三层金属化层,金属化层边缘有钝化层,第一导电型长基区中间层两侧各有第二导电型短基区,其掺杂为高斯分布,第二导电型短基区内有掺杂为余误差分布的第二导电型层,第二导电型短基区内有第一导电型发射区,其掺杂为高斯分布,第一导电型发射区内有掺杂为余误差分布的第一导电型层,第一导电型发射区内有若干短路点连接第二导电型短基区与第一导电型长基区中间层外侧面的金属化层,第二导电型短基区外侧有环槽,本实用新型的优点是半导体放电芯片有大范围的耐压耐流,响应时间快,开通延迟时间短。
半导体放电芯片

[发明专利]具有高通流能力的SiC双HEJ-LTT及制造方法-CN202111533149.2有效
发明人：王曦;李娜;蒲红斌;封先锋;胡继超;王浩 -专利权人：西安理工大学
申请日： 2021-12-15 - 公布日： 2022-12-27 - 主分类号： H01L31/111 文献下载
摘要：本发明公开了一种具有高通流能力的SiC双HEJ‑LTT，在第一外延层上表面，自中心向边缘依次间隔覆盖有三个短基区；第一短基区与第二短基区之间嵌有第一阳极隔离结；第二短基区与第三短基区之间嵌有第二阳极隔离结；第三短基区外侧裸露的第一外延层上表面嵌有阳极终端结；还包括第一阳极发射区与阳极钝化层、各个欧姆金属、中心阳极、逆导阴极、门极；第一外延层的下表面从边缘向中心依次覆盖有三个缓冲层及两个阴极隔离结，还包括各个欧姆金属
具有通流能力 sic hej ltt 制造方法

[发明专利]一种可控硅隔离墙和短基区同步扩散结构及方法-CN202010579367.9有效
发明人：耿开远 -专利权人：济宁东方芯电子科技有限公司
申请日： 2020-06-23 - 公布日： 2022-12-09 - 主分类号： H01L29/06 文献下载
摘要：本发明公开一种可控硅隔离墙和短基区同步扩散结构及方法，属于半导体器件技术领域，包括短基区、高阻区、阴极区和台面槽，台面槽的上方设有玻璃钝化层，短基区的外侧设有背面开槽区，背面开槽区内设有镓层，通过背面开槽以及槽内扩镓形成隔离墙，隔离墙和短基区同质，隔离墙和短基区同步形成，镓层扩散浓度和深度相同，使用镓作为导电介质，通过背面开槽加槽内扩镓形成隔离墙，扩散温度低，时间短，避免了常规的深结长时间高温扩散大大减少了工步，解决了现有技术中出现的问题
一种可控硅隔离短基区同步扩散结构方法

[发明专利]一种可控硅芯片及其制造方法-CN201910679982.4有效
发明人：黄富强;李晓锋 -专利权人：浙江里阳半导体有限公司
申请日： 2019-07-26 - 公布日： 2023-06-20 - 主分类号： H01L29/74 文献下载
摘要：一种可控硅芯片及其制造方法，包括在长基区一侧设有阳极发射区并形成第一PN结，在长基区另一侧设有短基区并形成第二PN结，在短基区上还设有阴极发射区并形成第三PN结，隔离墙，形成于阳极发射区、长基区和短基区的周边，并与阳极发射区掺有同种杂质，所述隔离墙上通过干法刻蚀开设有第一沟槽，所述第一沟槽为窄深槽，电压槽，其形成于隔离墙和短基区之间，用于阻断隔离墙和短基区的电气连接。
一种可控硅芯片及其制造方法

[发明专利]低结电容过压保护晶闸管器件芯片及其生产方法-CN200910301945.6有效
发明人：黎重林;王成森;薛治祥;颜呈祥;吴家健 -专利权人：启东市捷捷微电子有限公司
申请日： 2009-04-29 - 公布日： 2009-11-25 - 主分类号： H01L29/74 文献下载
摘要：本发明公开了一种低结电容过压保护晶闸管器件芯片和其生产方法，该芯片包括金属电极T1和T2、N⁺发射区、N^-型长基区、P型短基区，所述芯片周围蚀刻有外沟槽，所述芯片内部设立一段N型离子注入区，在蚀刻沟槽外的P型短基区下形成一个N型区域埋层，其生产方法是：在硅片氧化后，在P型短基区扩散步骤前，增加了三步工艺步骤，双面光刻N型离子注入区、双面N型离子注入、N型离子注入氧化和扩散，经过P型短基区扩散后，在P型短基区下形成一个N型区域埋层。
电容保护晶闸管器件芯片及其生产方法

[发明专利]一种采用异质结结构的可控硅及其制造方法-CN201710365079.1有效
发明人：邹有彪;廖航;童怀志;刘宗贺;徐玉豹;王泗禹;王禺 -专利权人：富芯微电子有限公司
申请日： 2017-05-22 - 公布日： 2019-10-29 - 主分类号： H01L29/10 文献下载
摘要：本发明公开了一种采用异质结结构的可控硅，包括P型穿通区、N型长基区、P+阳极区、P型短基区；P型短基区与P型穿通区之间设有沟槽；P型穿通区、N+阴极区、P型短基区上侧均覆有氮化硅钝化层；P型短基区上侧还设有门极；本发明的制作工艺包括：硅片双面抛光、氧化、穿通区光刻、穿通扩散、短基区扩散、浓硼区光刻、浓硼区扩散、阴极区光刻、生长碳化硅外延、碳化硅刻蚀、沟槽光刻、沟槽腐蚀、氮化硅钝化、玻璃钝化、引线孔光刻、蒸铝、
穿通光刻可控硅异质结结构浓硼区阴极区氮化硅钝化层氮化硅钝化短基区扩散碳化硅外延扩散玻璃钝化触发电流沟槽腐蚀硅片双面制作工艺常温下发射区碳化硅阳极区引线孔重掺杂抛光铝合金背金反刻减小刻蚀门极蒸铝生长制造

[实用新型]一种低导通压降的晶闸管芯片-CN201621257549.X有效
发明人：王民安;郑春鸣;黄永辉;王志亮;汪杏娟;王日新 -专利权人：安徽省祁门县黄山电器有限责任公司
申请日： 2016-11-22 - 公布日： 2017-05-24 - 主分类号： H01L29/74 文献下载
摘要：本实用新型公开了一种低导通压降的晶闸管芯片，包括N型长基区，P型短基区，P型阳极区，N+阴极发射区及设置在N+阴极发射区四周的沟槽；所述位于N+阴极发射区下方的P型短基区的厚度为位于沟槽位置处P型短基区厚度的本实用新型通过减少N+阴极发射区下方P型短基区的厚度，从而降低晶闸管芯片的导通压降，且能够保证耐压值不变，可广泛应用于晶闸管芯片领域。
一种低导通压降晶闸管芯片

[发明专利]高温高压的钳位保护的器件结构及制造方法-CN202110307360.6有效
发明人：许柏松;陈晓伦;徐永斌;叶新民;沈晓东;朱瑞;赵飞;欧应辉;任艳炯 -专利权人：江苏新顺微电子股份有限公司
申请日： 2021-03-23 - 公布日： 2022-05-24 - 主分类号： H01L29/735 文献下载
摘要：高温高压的钳位保护的器件结构，包括重型掺磷衬底，重型掺磷衬底上方设有高阻区；高阻区的中央开设有主沟槽，主沟槽内形成结终端延伸区，结终端延伸区的右端底部开设有沟槽，沟槽内形成基区，基区内形成有发射区；高阻区的上方形成有氧化层；还包括左右设置的基区金属连接层以及发射区金属连接层，基区金属连接层与发射区金属连接层位于氧化层的上方，且基区金属连接层与基区短接，发射区金属连接层与发射区短接；还包括铝钳位保护结构，铝钳位保护结构与基区短接，且位于基区的外围。铝钳位保护可以将高温高压下的可动电荷屏蔽在基区主结外部，减小聚集的电荷对主结的影响。
高温高压保护器件结构制造方法

[发明专利]一种带有过压斩波特性的可控硅芯片及其制备方法-CN201910313691.3在审
发明人：王成森 -专利权人：江苏捷捷微电子股份有限公司
申请日： 2019-04-18 - 公布日： 2019-07-30 - 主分类号： H01L29/74 文献下载
摘要：本发明公开了一种带有过压斩波特性的可控硅芯片及其制备方法，芯片包含中部的N型长基区N1，P型短基区P2、P3、P4、P5、P6、P7，隔离墙P1，扩磷区域N2（或扩磷区域N2、N3、N4）等。尤其所述的：P型短基区P4与P2、P3之间由N型长基区N1隔开，P型短基区P7与P5、P6之间由N型长基区N1隔开；P型短基区P4、P7与N型长基区N1形成可控硅的斩波特性，使得可控硅既提升自身防护能力
斩波可控硅芯片可控硅隔开扩磷制备电路安全性保护器件电路器件防护能力后端电路降低生产制造成本隔离墙芯片

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条