“电介质层图案”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4590504个，建议您升级VIP下载更多相关专利

[发明专利]电子部件-CN202011550264.6有效
发明人：大桥武;户田慎一郎;楠大辉;大塚隆史;吉川和弘;吉田健一 -专利权人： TDK株式会社
申请日： 2020-12-24 - 公布日： 2022-09-16 - 主分类号： H01G4/40 文献下载
摘要：防止下部电极和电感器图案与电介质膜的界面剥离且降低电感器图案的电阻值。电子部件(1)具有：包含为下部电极的导体图案(15)和为第一电感器图案的导体图案(16)的导体层(M1)；覆盖导体图案(15)的电介质膜(4)；隔着电介质膜(4)层叠于下部电极且为上部电极的导体图案(18)；覆盖导体层(M1)、电介质膜(4)和导体图案(18)的绝缘层(6)；设置于绝缘层(6)上且包含为第二电感器图案的导体图案(26)的导体层(M2)，导体图案(16)、(26)经由贯通绝缘层(6)设置的通孔导体并联连接由于第一和第二电感器图案并联连接，可防止下部电极和电感器图案与电介质膜的界面剥离且降低电感器图案的电阻值。
电子部件

[发明专利]共模滤波器-CN201410505120.7有效
发明人：梁主欢;沈原徹;李彰培;洪珍浩;李根墉;李司镛;权宁度 -专利权人：三星电机株式会社
申请日： 2014-09-26 - 公布日： 2017-09-01 - 主分类号： H01F17/04 文献下载
摘要：根据本发明的实施方式的共模滤波器包括磁性基板；线圈图案，形成在磁性基板上的线圈图案；电介质层，形成在磁性基板上以便覆盖线圈图案的上半部分、下半部分和侧表面的电介质层；以及第一偶联剂，插入在放入磁性基板与电介质层之间以防止磁性基板和与电介质层分离的第一偶联剂
滤波器

[发明专利]电子器件-CN201180062771.8有效
发明人： M·杰克逊;C·罗穆斯黛尔;J·卓迈尔 -专利权人：造型逻辑有限公司
申请日： 2011-11-25 - 公布日： 2013-09-04 - 主分类号： H01L27/28 文献下载
摘要：一种包括晶体管阵列的器件，该器件包括：位于衬底上的层堆叠中的下层级和上层级处的图案化导电层，所述图案化导电层限定所述晶体管阵列的栅极导体和源-漏电极；其中，所述层堆叠还包括在所述下层级之下的电介质层以及在所述电介质层之下的另一图案化导电层；其中，所述另一图案化导电层既经过所述电介质层提供所述晶体管阵列中的电功能，又限定开口，所述电介质层经由所述开口用于增加所述器件衬底与在所述下层级处的所述图案化导电层之间的粘接强度。
电子器件

[发明专利]尺寸减小的通孔连接盘结构及其制造方法-CN201710070834.3在审
发明人：何政霖;李志成;彭勃澍 -专利权人：日月光半导体制造股份有限公司
申请日： 2017-02-09 - 公布日： 2017-08-15 - 主分类号： H01L23/498 文献下载
摘要：一种封装衬底包含电介质层；导电通孔，其安置于所述电介质层中；以及导电图案层，其从所述电介质层的第一表面暴露。所述导电图案层包含迹线及通孔连接盘，所述通孔连接盘延伸到所述导电通孔中，且所述通孔连接盘的周围部分由所述导电通孔包围。一种制造封装衬底的方法包含形成导电图案层，所述导电图案层包含迹线及通孔连接盘；提供电介质层以覆盖所述导电图案层；以及形成通孔。通过移除所述电介质层的一部分并暴露所述通孔连接盘的底部表面及所述通孔连接盘的侧表面的至少一部分来执行形成所述通孔。将导电材料施加到所述通孔中以形成覆盖所述通孔连接盘的导电通孔。
尺寸减小连接盘结及其制造方法

[发明专利]基于超低K电介质的互连结构的制造方法及制造的产品-CN201410275812.7有效
发明人：张海洋;周俊卿 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-06-19 - 公布日： 2019-01-29 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种基于超低K电介质的互连结构的制造方法及制造的产品。该制造方法对超低K电介质的损坏很小，从而获得更加坚固的间隙填充开口。该方法包括：在衬底上依次形成超低K电介质层和掩膜层；图案化所述掩膜层；以图案化后的掩膜层为掩膜，蚀刻所述超低K电介质层，所述蚀刻包括执行至少一次下述步骤：i)蚀刻所述超低K电介质层，所述蚀刻产生副产品聚合物；ii)向蚀刻室充入所述副产品聚合物，以密封经蚀刻所述超低K电介质层的侧壁。
基于电介质互连结构制造方法产品

[发明专利]包含石墨的互连结构及其形成方法-CN202210365589.X在审
发明人：金书正;张志毅;詹伟翔;纪志坚;林其锋;苏鸿文 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-08 - 公布日： 2022-09-27 - 主分类号： H01L21/768 文献下载
摘要：一种方法包括形成第一导电特征，在第一导电特征上方沉积石墨层，图案化石墨层以形成石墨导电特征，在石墨层上沉积电介质间隔层，在电介质间隔层上方沉积第一电介质层，平坦化第一电介质层，在第一电介质层上方形成第二电介质层，以及在第二电介质层中形成第二导电特征。
包含石墨互连结构及其形成方法

[发明专利]半导体器件及其制造方法-CN201010591699.5有效
发明人：孙龙勋;黄棋铉;白升宰;郑载勋 -专利权人：三星电子株式会社
申请日： 2010-12-16 - 公布日： 2011-07-13 - 主分类号： H01L27/115 文献下载
摘要：多个层间电介质层在基板上。提供多个栅图案，每个栅图案在相邻的下层间电介质层与相邻的上层间电介质层之间。半导体材料的垂直沟道在基板上并沿垂直方向延伸穿过多个层间电介质层和多个栅图案。垂直沟道具有外侧壁，外侧壁具有多个沟道凹陷，每个沟道凹陷对应于多个栅图案中的栅图案。垂直沟道具有内侧壁，内侧壁在垂直方向线形延伸。信息存储层存在于每个栅图案与垂直沟道之间在凹陷中，使栅图案与垂直沟道绝缘。
半导体器件及其制造方法

[发明专利]量子信息处理器件的形成方法-CN201780094503.1有效
发明人： A.E.梅格兰特 -专利权人：谷歌有限责任公司
申请日： 2017-12-07 - 公布日： 2023-09-29 - 主分类号： H10N60/01 文献下载
摘要：该方法包括：在衬底(10)的主表面上提供由第一导电材料(100')形成的第一导电层；在第一导电材料上沉积电介质材料层；图案化电介质材料层，以形成电介质材料垫并暴露第一导电层的第一区域；在电介质材料垫上并且在第一导电层的第一区域上沉积第二导电层(104')；图案化第二导电层；以及使用各向同性气相蚀刻去除电介质材料垫。
量子信息处理器件形成方法

[发明专利]内置天线及使用该内置天线的便携通信终端-CN201010164314.7有效
发明人：金埈逸;朴世镐;李宇兰;李荣敏;金起铉;姜锡明 -专利权人：三星电子株式会社
申请日： 2010-04-09 - 公布日： 2010-10-13 - 主分类号： H01Q21/00 文献下载
摘要：该内置天线包括具有形成在第一电介质层上的第一天线图案的第一天线，和具有形成在第二电介质层上的第二天线图案的第二天线。第二电介质层的介电常数高于第一电介质层。第一和第二天线图案彼此电连接。
内置天线使用便携通信终端

[发明专利]半导体器件及其制造方法-CN201410446019.9有效
发明人：玄灿顺;安明圭;权虞埈 -专利权人：爱思开海力士有限公司
申请日： 2014-09-03 - 公布日： 2019-06-25 - 主分类号： H01L27/11 文献下载
摘要：一种半导体器件包括：层间电介质，其被层叠且彼此间隔开；沟道层，其穿通层间电介质；线图案区，每个线图案区包围沟道层的侧壁以设置在层间电介质之间；阻挡图案，其沿着每个线图案区的表面和沟道层的侧壁形成；防反应图案，其沿着每个线图案区的第一区的表面形成在阻挡图案上，第一区与沟道层相邻；保护图案，其在防反应图案上填充在第一区中；以及第一金属层，其填充在每个线图案区的第二区中。
半导体器件及其制造方法

[发明专利]用于在双镶嵌结构中蚀刻电介质阻挡层的方法-CN201480073342.4有效
发明人：任河;C-L·高;S·S·康;J·T·彭德;S·D·耐马尼;M·B·奈克 -专利权人：应用材料公司
申请日： 2014-12-18 - 公布日： 2019-11-12 - 主分类号： H01L21/027 文献下载
摘要：提供了用于消除双镶嵌结构中的传导层的早期暴露且用于蚀刻双镶嵌结构中的电介质阻挡层的方法。在一个实施例中，用于蚀刻设置在基板上的电介质阻挡层的方法包括下列步骤：将硬掩模层用作蚀刻掩模来图案化基板，所述基板具有设置在电介质阻挡层上的电介质块状绝缘层，所述硬掩模层设置在电介质块状绝缘层上；在去除未由所述硬掩模层覆盖的所述电介质块状绝缘层之后，暴露电介质阻挡层的部分；从所述基板中去除所述硬掩模层；以及后续蚀刻由所述电介质块状绝缘层暴露的电介质阻挡层。
用于镶嵌结构蚀刻电介质阻挡方法

[发明专利]具有金属－绝缘体－金属电容器的半导体器件及制造方法-CN200410100720.1无效
发明人：金成勋;申宪宗 -专利权人：三星电子株式会社
申请日： 2004-12-10 - 公布日： 2005-06-15 - 主分类号： H01L21/02 文献下载
摘要：一种包括金属－绝缘体－金属(MIM)电容器的半导体器件及其制造方法，在绝缘层上顺序地形成第一金属层和电介质膜。电介质膜被构图，其中剩余部分被合并入MIM电容器中，以及在图案化的电介质膜和第一金属层上形成第二金属层。同时构图第二金属层、图案化的电介质膜以及第一金属层。当形成包括由第一金属层形成的下电极、电介质膜以及由第二金属层形成的上电极时，通过层叠第一和第二金属层来形成互连。
具有金属绝缘体电容器半导体器件制造方法

[实用新型]一种圆极化漏波天线-CN201220635717.X有效
发明人：冯春楠;张欣;杜江;王金龙;刘璇;傅佳辉 -专利权人：中兴通讯股份有限公司
申请日： 2012-11-27 - 公布日： 2013-07-03 - 主分类号： H01Q1/38 文献下载
摘要：本实用新型公开可一种圆极化漏波天线，所述天线从上到下依次包括：上金属层(301)、第一中间导电介质层(302)、中间金属层(303)、第二中间导电介质层(304)和具有电极的下金属层(305)；所述上金属层(301)包括天线贴片图案(40)，所述中间金属层(303)包括馈线图案(60)，所述馈线图案(60)形成二极管馈线；所述天线贴片图案(40)和所述馈线图案(60)通过第一中间导电介质层(302)的过孔连接；所述馈线图案(60)与下金属层(305)的电极通过第二中间导电介质层(304)的过孔连接。
一种极化天线

[发明专利]高频电路-CN202180007106.2在审
发明人：新田耕司;上宫崇文;山岸杰;岛田茂树;上田宏;木谷聪志 -专利权人：住友电工印刷电路株式会社;住友电气工业株式会社
申请日： 2021-05-10 - 公布日： 2022-07-22 - 主分类号： H05K1/02 文献下载
摘要：一种高频电路，具备：第一电介质层；电路层，设置在所述第一电介质层上，具备高频信号的传输路径和配置在所述传输路径的周围的接地图案；第二电介质层，设置为使所述电路层位于所述第二电介质层与所述第一电介质层之间；第一导电体层，设置为使所述第一电介质层位于所述第一导电体层与所述电路层之间；第二导电体层，设置为使所述第二电介质层位于所述第二导电体层与所述电路层之间；以及电磁波屏蔽件，设置在所述传输路径的周围，在贯通所述第一电介质层、所述接地图案、所述第二电介质层、所述第一导电体层及所述第二导电体层的多个孔的内表面具备接地导电体而构成所述电磁波屏蔽件，所述多个孔是沿包围所述传输路径的方向隔开间隔设置的多个长孔，所述多个长孔各自的沿包围所述传输路径的方向的长度尺寸大于宽度尺寸
高频电路

[发明专利]包含嵌入式半导体装置的衬底结构及其制造方法-CN202011169246.3在审
发明人：陈建汎;廖玉茹;杨楚杰;施昇宏 -专利权人：日月光半导体制造股份有限公司
申请日： 2020-10-28 - 公布日： 2021-09-10 - 主分类号： H01L23/498 文献下载
摘要：所述衬底结构包含载体、所述载体上的电介质层、所述电介质层中的经图案化有机核心层及导电通孔。所述经图案化有机核心层界定在所述电介质层中朝向所述载体延伸的通道。所述导电通孔通过所述通道朝向所述载体延伸，而未接触所述经图案化有机核心层。
包含嵌入式半导体装置衬底结构及其制造方法