“电介质层图案”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4590504个，建议您升级VIP下载更多相关专利

[发明专利]一种集成电路结构及制造方法-CN200510079599.3有效
发明人：林全益;吴显扬;杨育佳 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-06-23 - 公布日： 2006-02-01 - 主分类号： H01L27/04 文献下载
摘要：本发明提供一种集成电路结构及制造方法，包括：在半导体衬底上形成隔离场区域；在衬底表面上形成栅电介质层；在栅电介质层上形成栅电极；形成光刻胶且覆盖于主动区域上；选择性地蚀刻虚拟图案；选择性地蚀刻虚拟衬底；接着移除光刻胶；在沿着该栅电极与该栅电介质层的相对边墙上形成一对间隙壁；在衬底表面上形成源极和漏极；在栅电极、源极和汲极上形成硅化金属；随后形成内层电介质层；接着形成一接触开口及金属线路。本发明利用CMP平坦化处理，其并不会在金属线路与虚拟图案之间伴随增加寄生电容。
一种集成电路结构制造方法

[发明专利]将电荷捕获栅层叠集成到CMOS流程的方法-CN201210327771.2有效
发明人：克里希纳斯瓦米·库马尔 -专利权人：赛普拉斯半导体公司
申请日： 2012-09-06 - 公布日： 2013-08-21 - 主分类号： H01L21/8247 文献下载
摘要：一般地，该方法包括：在基底的表面上形成电介质层叠，该电介质层叠包括覆盖在基底的表面上面的隧穿电介质和覆盖在隧穿电介质上面的电荷捕获层；形成覆盖在电介质层叠上面的盖层；图案化盖层和电介质层叠以在基底的第一区中形成存储器件的栅层叠并且将盖层和电荷捕获层从基底的第二区去除；以及执行氧化过程以形成覆盖在第二区中的基底的表面上面的MOS器件的栅氧化层并同时氧化盖层以形成覆盖在电荷捕获层上面的阻挡氧化层。
电荷捕获层叠集成 cmos 流程方法

[发明专利]用薄栅极多晶硅形成高电压晶体管的方法-CN201880041674.2在审
发明人：陈春;J·朴;金恩顺;姜仁国;姜成泽;张国栋 -专利权人：赛普拉斯半导体公司
申请日： 2018-07-12 - 公布日： 2020-02-21 - 主分类号： H01L27/11573 文献下载
摘要：该方法包括在外围区域中的衬底的表面上形成的栅极电介质上沉积多晶硅栅极层，在多晶硅栅极层上形成电介质层，以及在电介质层上沉积高度提高(HE)膜。然后，对HE膜、电介质层、多晶硅栅极层和栅极电介质进行图案化，以便在外围区域中形成高压场效应晶体管(HVFET)栅极。
栅极多晶形成电压晶体管方法

[发明专利]半导体器件的金属互连件的制造方法-CN200810185355.7无效
发明人：崔光善 -专利权人：东部高科股份有限公司
申请日： 2008-12-22 - 公布日： 2009-07-22 - 主分类号： H01L21/768 文献下载
摘要：依据此方法，第一电介质形成在其上具有器件的半导体衬底上，并且第二电介质和金属层图案形成在该第一电介质上。然后，包围光致抗蚀剂图案的第一聚合物图案形成在该第二电介质上，并且通过使用该第一聚合物图案作为掩模而蚀刻，从而通孔形成在该第二电介质中。移除该光致抗蚀剂图案和该聚合物图案，并且通过填充该通孔以形成接触件。本发明可使得稍后形成的接触件的大小比光致抗蚀剂图案中的间隔或孔小，还可在光致抗蚀剂图案的形成期间获得充分的裕度，增加半导体器件的成品率，且无需额外的设备来获得尺寸更小的孔。
半导体器件金属互连制造方法

[发明专利]半导体器件及其制造方法-CN200910008580.8无效
发明人：金龙水;周文植;赵兴在;崔源峻 -专利权人：海力士半导体有限公司
申请日： 2009-02-03 - 公布日： 2010-01-06 - 主分类号： H01L21/336 文献下载
摘要：一种制造半导体器件的方法，所述方法包括：在衬底上形成栅极电介质；在所述栅极电介质上形成栅极结构，所述栅极结构包括硅层和金属层的堆叠层；选择性地蚀刻所述栅极结构以形成栅极图案；形成包围所述栅极图案的覆盖层
半导体器件及其制造方法

[发明专利]一种可调双通道光子滤波器-CN202110996072.6在审
发明人：赵东 -专利权人：湖北科技学院
申请日： 2021-08-27 - 公布日： 2021-11-09 - 主分类号： G02B1/00 文献下载
摘要：包括五个第一电介质层和三个第二电介质层，第一电介质层和第二电介质层由入射方向至出射方向排列顺序为：第一电介质层、第二电介质层、第一电介质层、第一电介质层、第一电介质层、第二电介质层、第一电介质层、第二电介质层；第一电介质层和第二电介质层为两种折射率不同的均匀电介质；第一电介质层和第二电介质层的厚度分别为各自折射率对应的1/4光学波长；相邻第一电介质层的分界处或第一电介质层与第二电介质层的分界处分别嵌入有一石墨烯单层
一种可调双通道光子滤波器

[实用新型]一种可调双通道光子滤波器-CN202122054134.X有效
发明人：赵东 -专利权人：湖北科技学院
申请日： 2021-08-27 - 公布日： 2022-01-04 - 主分类号： G02B1/00 文献下载
摘要：包括五个第一电介质层和三个第二电介质层，第一电介质层和第二电介质层由入射方向至出射方向排列顺序为：第一电介质层、第二电介质层、第一电介质层、第一电介质层、第一电介质层、第二电介质层、第一电介质层、第二电介质层；第一电介质层和第二电介质层为两种折射率不同的均匀电介质；第一电介质层和第二电介质层的厚度分别为各自折射率对应的1/4光学波长；相邻第一电介质层的分界处或第一电介质层与第二电介质层的分界处分别嵌入有一石墨烯单层
一种可调双通道光子滤波器

[发明专利]具有气隙层或腔的毫米波天线结构-CN201380078196.X在审
发明人：安娜·耶佩斯;海伦·坎侃·潘;穆罕默德·A·穆贾希德;布赖斯·霍日内;伊兰·格尔森;拉南·索维风 -专利权人：英特尔公司
申请日： 2013-08-16 - 公布日： 2016-03-02 - 主分类号： H01Q1/24 文献下载
摘要：天线结构可以包括：辐射元件层，包括图案化导电材料；接地层，包括电介质基板上布置的导电材料；以及馈送线层，包括电介质基板上布置的导电材料。在一些实施例中，天线结构可以包括气隙层，该气隙层被布置在辐射元件层和接地层之间。气隙层可以包括间隔元件，以将辐射元件层和接地层分离预定距离。在一些其它实施例中，辐射元件层被布置在辐射元件电介质基板上，辐射元件电介质基板可以包括辐射元件层和接地层之间的一个或多个腔。
有气毫米波天线结构

[发明专利]使用可流动电介质材料的沟槽隔离的技术-CN201480063862.7有效
发明人： R·雅韦里;J·L·卢斯;S-W·朴;D·G·汉肯 -专利权人：英特尔公司
申请日： 2014-11-19 - 公布日： 2020-02-21 - 主分类号： H01L29/78 文献下载
摘要：公开了用于使用可流动电介质材料来提供半导电鳍的沟槽隔离的技术。根据一些实施例，例如，可以使用可流动化学气相沉积(FCVD)工艺来将可流动电介质沉积在鳍图案化的半导电衬底上方。根据一些实施例，可流动电介质可以流进邻近鳍之间的沟槽中，在沟槽中可以对可流动电介质进行原位固化，从而在衬底上方形成电介质层。通过固化，如对于给定目标应用或最终用途所期望的，可以将可流动电介质转变为例如氧化物、氮化物、和/或碳化物。在一些实施例中，所得到的电介质层可以是基本上无缺陷的，不呈现出缝隙/空隙或者呈现出降低数量的缝隙/空隙。在固化之后，所得到的电介质层可以经受例如湿化学处理、热处理和/或等离子体处理，以修改其电介质属性、密度和/或蚀刻速率的至少其中之一。
使用流动电介质材料沟槽隔离技术

[发明专利]三维半导体存储器装置-CN202110055063.7在审
发明人：朴京恩;沈载株;禹东城;林钟光;张在薰 -专利权人：三星电子株式会社
申请日： 2021-01-15 - 公布日： 2021-07-20 - 主分类号： H01L27/11578 文献下载
摘要：公开了一种三维半导体存储器装置，该三维半导体存储器装置包括：衬底，其包括单元区和连接区；交替地堆叠在衬底上的多个电极间电介质层和多个电极层，其中，所述多个电极层的端部在连接区上形成台阶形状；平面化的电介质层，其位于连接区上，并且覆盖所述多个电极层的端部；以及第一异常伪竖直图案，其位于连接区上，并且在垂直于衬底的顶表面的第一方向上穿过平面化的电介质层。所述多个电极层中的至少一个设置在第一异常伪竖直图案与衬底之间，并且与第一异常伪竖直图案绝缘。
三维半导体存储器装置

[发明专利]嵌入的基于SONOS的存储单元-CN201410064510.5有效
发明人：克里希纳斯瓦米·库马尔;伊葛·葛兹尼索夫;范卡特拉曼·普拉哈卡 -专利权人：经度快闪存储解决方案有限责任公司
申请日： 2014-02-25 - 公布日： 2019-08-16 - 主分类号： H01L27/11568 文献下载
摘要：通常，该方法包括：在衬底上形成电介质叠层，电介质叠层包含衬底上的隧道电介质，和在隧道电介质上的电荷捕获层；图案化电介质叠层，以在衬底的第一区域中形成存储器件的NVM晶体管的栅极叠层，同时并发地从衬底的第二区域去除电介质叠层；以及进行基准CMOS工艺流程的栅极氧化处理，以热生长覆盖第二区域中的衬底的MOS晶体管的栅极氧化物，同时并发地生长覆盖电荷捕获层的阻挡氧化物。
衬底电介质叠层存储单元嵌入的电荷捕获层隧道电介质第二区域并发非易失性存储图案化电介质栅极氧化物存储器件第一区域氧化处理栅极叠层工艺流程热生长晶体管氧化物叠层覆盖沟道去除植入阻挡生长

[发明专利]嵌入的基于SONOS的存储单元-CN201910654614.4有效
发明人：克里希纳斯瓦米·库马尔;伊葛·葛兹尼索夫;范卡特拉曼·普拉哈卡 -专利权人：经度快闪存储解决方案有限责任公司
申请日： 2014-02-25 - 公布日： 2023-08-08 - 主分类号： H10B43/30 文献下载
摘要：通常，该方法包括：在衬底上形成电介质叠层，电介质叠层包含衬底上的隧道电介质，和在隧道电介质上的电荷捕获层；图案化电介质叠层，以在衬底的第一区域中形成存储器件的NVM晶体管的栅极叠层，同时并发地从衬底的第二区域去除电介质叠层；以及进行基准CMOS工艺流程的栅极氧化处理，以热生长覆盖第二区域中的衬底的MOS晶体管的栅极氧化物，同时并发地生长覆盖电荷捕获层的阻挡氧化物。
嵌入基于 sonos 存储单元

[发明专利]磁性存储器装置及其制造方法-CN202111449802.7在审
发明人：洪京一;李正敏;金英铉;朴正桓;申喜珠;吴世忠 -专利权人：三星电子株式会社
申请日： 2021-11-30 - 公布日： 2022-08-05 - 主分类号： H01L27/22 文献下载
摘要：提供了一种制造磁性存储器装置的方法，包括步骤：在衬底上形成包括底部电极、磁性隧道结图案和顶部电极的数据存储结构；形成保形地覆盖数据存储结构的侧表面和顶表面的第一封盖电介质层；以及在第一封盖电介质层上形成第二封盖电介质层通过其中第一源气体、第一反应气体和第一吹扫气体被供应的PECVD执行形成第一封盖电介质层的步骤。通过其中第二源气体、第二反应气体和第二吹扫气体被供应的PECVD执行形成第二封盖电介质层的步骤。
磁性存储器装置及其制造方法

[发明专利]一种碳基多端仿生突触器件及其制备方法-CN202111528367.7在审
发明人：张国和;宫晨蓉;刘佳;俞宙;陈琳 -专利权人：西安交通大学;中国电子科技集团公司第二十四研究所
申请日： 2021-12-14 - 公布日： 2022-03-22 - 主分类号： H01L29/78 文献下载
摘要：本发明一种碳基多端仿生突触器件及其制备方法，该仿生突触器件从下至上包括衬底、导电层及电介质层，所述电介质层的上表面分别设有第一栅电极、第二栅电极、源电极及漏电极，源电极和漏电极通过半导体沟道相连接，所述导电层包括从下至上设置的金属导电层和半导体导电层该制备方法包括：在衬底的一表面沉积金属导电层；在得到的金属导电层上形成半导体导电层；在得到的基底上形成电介质层；在得到的电介质层上显影出栅电极、源电极和漏电极图案，将电极金属材料沉积在栅电极、源电极和漏电极图案上形成栅电极
一种基多仿生突触器件及其制备方法

[发明专利]一种图厄-摩尔斯序列多层电介质与石墨烯的复合结构-CN202110518851.5在审
发明人：张亚平 -专利权人：湖北科技学院
申请日： 2021-06-17 - 公布日： 2021-07-23 - 主分类号： G02F3/02 文献下载
摘要：本发明提供了一种图厄‑摩尔斯序列多层电介质与石墨烯的复合结构，属于全光通信系统技术领域。包括两个对称分布的复合组件，复合组件包括一个石墨烯层、若干第一电介质层和若干第二电介质层，复合组件中的石墨烯层、第一电介质层和第二电介质层三者的排布规律为：由外侧向内依次为第一电介质层、第二电介质层、石墨烯层、第二电介质层、第一电介质层、第二电介质层、第一电介质层、第一电介质层和第二电介质层。
一种摩尔序列多层电介质石墨复合结构