“无掩模光刻”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1266414个，建议您升级VIP下载更多相关专利

[发明专利]集成电路制造方法及其制造系统-CN201810939965.5在审
发明人：黄旭霆;周自翔;刘如淦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-08-17 - 公布日： 2019-04-05 - 主分类号： G06F17/50 文献下载
摘要：本公开提供一种集成电路制造方法，包括建立一掩模模型以及一复合光刻计算(compound lithography computational,CLC)模型，上述掩模模型用以模拟一掩模图像，上述复合光刻计算模型用以模拟一晶圆图案；使用一测量的掩模图像校正上述掩模模型；使用一测量的晶圆数据及校正后的上述掩模模型校正上述复合光刻计算模型；以及使用校正后的上述复合光刻计算模型对一集成电路图案执行一光学邻近校正(OPC)程序，从而产生用于掩模工艺的一掩模图案
复合光掩模计算模型校正集成电路制造掩模图像测量光学邻近校正集成电路图案晶圆图案模型校正掩模工艺掩模图案制造系统晶圆

[发明专利]具有嵌入式清洗模块的光刻系统-CN201410084248.0在审
发明人：简上杰;陈政宏;吴瑞庆;陈家桢;谢弘璋;吕启纶;余家豪;张世明;严涛南 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-03-07 - 公布日： 2014-09-17 - 主分类号： G03F7/20 文献下载
摘要：本发明提供了一种光刻系统。该光刻系统包括配置为使用固定在掩模台上的掩模实施光刻曝光工艺的曝光模块；以及集成在曝光模块中并且设计为使用吸附机构清洗掩模和掩模台中的至少一个的清洗模块。本发明还提供了具有嵌入式清洗模块的光刻系统。
具有嵌入式清洗模块光刻系统

[发明专利]具有嵌入式清洗模块的光刻系统-CN201811222288.1在审
发明人：简上杰;陈政宏;吴瑞庆;陈家桢;谢弘璋;吕启纶;余家豪;张世明;严涛南 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-03-07 - 公布日： 2019-02-22 - 主分类号： G03F7/20 文献下载
摘要：本发明提供了一种光刻系统。该光刻系统包括配置为使用固定在掩模台上的掩模实施光刻曝光工艺的曝光模块；以及集成在曝光模块中并且设计为使用吸附机构清洗掩模和掩模台中的至少一个的清洗模块。本发明还提供了具有嵌入式清洗模块的光刻系统。
光刻系统清洗模块曝光模块嵌入式掩模光刻曝光清洗掩模吸附机构掩模台配置

[发明专利]一种适用于双重光刻技术的版图拆分方法、适用于双重光刻技术的版图拆分装置及电子设备-CN202210064590.9在审
发明人：闫歌;丁明 -专利权人：深圳晶源信息技术有限公司
申请日： 2022-01-19 - 公布日： 2022-05-13 - 主分类号： G03F7/20 文献下载
摘要：本发明涉及集成电路掩模设计领域，尤其涉及尤其涉及一种适用于双重光刻技术的版图拆分方法、适用于双重光刻技术的版图拆分装置及电子设备，本方法包括如下步骤：提供包括多个掩模图形的初始版图；基于第一拆分规则将多个掩模图形拆分为有冲突图形和无冲突图形；基于第二拆分规则将有冲突图形分为第一部分掩模图形和第二部分掩模图形；基于第三拆分规则将无冲突图形分为第一尺寸掩模图形和第二尺寸掩模图形；分别将第一尺寸掩模图形和第二尺寸掩模图形中的其中一部分与第一部分掩模图形合并以获得第一版图、另一部分与第二部分掩模图形合并以获得第二版图，本发明提供的方案具有拆分速度快，拆分之后的两个版图形成的掩模曝光成像分辨率高的优点。
一种适用于双重光刻技术版图拆分方法装置电子设备

[发明专利]在浸没式平版印刷术中防止图案倒塌的等离子体表面处理-CN200810171681.2无效
发明人：金义勇;迪内士·帕德希;戴辉尚;梅休尔·B·内克;马丁·杰·西蒙斯;金柏涵 -专利权人：应用材料股份有限公司
申请日： 2008-10-23 - 公布日： 2009-05-13 - 主分类号： H01L21/027 文献下载
摘要：本发明包括一种当在浸没式显影之后干燥光刻胶掩模时减少光刻胶掩模倒塌的方法。由于特征尺寸持续缩小，用于冲洗光刻胶掩模的水的毛细作用力接近大于光刻胶对ARC的粘附力的点。当毛细作用力超过粘附力时，由于当水变干时水将相邻特征拉向彼此，掩模特征可能倒塌。通过在沉积光刻胶之前在ARC之上沉积密封氧化物层，粘附力可超过毛细作用力并且光刻胶掩模的特征可不会倒塌。
浸没平版印刷术防止图案倒塌等离子体表面处理

[发明专利]一种掩模参数的优化方法及装置-CN201810967757.6在审
发明人：何建芳;韦亚一;董立松;赵利俊 -专利权人：中国科学院微电子研究所;中芯国际集成电路制造(上海)有限公司
申请日： 2018-08-23 - 公布日： 2018-11-30 - 主分类号： G03F1/38 文献下载
摘要：本申请实施例公开了一种掩模参数的优化方法及装置中，通过获取测试图形、初始光源参数和初始掩模三维参数，其中初始掩模三维参数包括初始掩模厚度和初始掩模侧壁角，根据初始掩模三维参数，可以获取多组可行掩模三维参数，其中可行掩模三维参数包括可行掩模厚度和可行掩模侧壁角，基于测试图形和初始光源参数，得到每组可行掩模三维参数对应的可行光刻工艺窗口，将可行光刻工艺窗口作为衡量参考，其中，可行光刻工艺窗口最大值对应的可行掩模三维参数即可认为是本次优化的最优掩模三维参数本申请实施例中，对初始掩模三维参数以及初始光源参数进行了优化，可以获得更高的光刻分辨率，因此得到更大的光刻工艺窗口和更好的曝光分辨率。
三维初始掩模掩模光刻工艺窗口光源参数测试图形掩模参数侧壁角优化光刻分辨率曝光分辨率最优掩模申请参考衡量

[发明专利]降低电子束光刻时光刻胶粗糙度的方法-CN201210353546.6有效
发明人：孟令款;贺晓彬;李春龙 -专利权人：中国科学院微电子研究所
申请日： 2012-09-20 - 公布日： 2014-03-26 - 主分类号： G03F7/20 文献下载
摘要：本发明公开了一种降低电子束光刻时光刻胶粗糙度的方法，包括：在衬底上形成结构材料层和第一硬掩模层；在第一硬掩模层上形成第二硬掩模层；在第二硬掩模层上形成电子束光刻胶图形；以电子束光刻胶图形为掩模，刻蚀第二硬掩模层形成第二硬掩模图形；以第二硬掩模图形为掩模，刻蚀第一硬掩模层形成第一硬掩模图形；以第一和第二硬掩模图形为掩模，刻蚀结构材料层，形成所需要的线条。依照本发明的方法，采用材质不同的多层硬掩模层并且多次刻蚀，防止了电子束光刻胶侧壁粗糙度传递到下层的结构材料层，有效降低了线条的粗糙度，提高了工艺的稳定性，降低了器件性能的波动变化。
降低电子束光刻时光粗糙方法

[发明专利]光刻胶图形的形成方法-CN202310333516.7在审
发明人：王梦知 -专利权人：上海集成电路装备材料产业创新中心有限公司
申请日： 2023-03-31 - 公布日： 2023-06-23 - 主分类号： G03F7/16 文献下载
摘要：本发明提供了一种光刻胶图形的形成方法，包括：提供半导体衬底和掩模版，掩模版具有若干凸起的掩模图形；将半导体衬底与掩模版具有掩模图形的一面贴合以形成若干间隙，且将半导体衬底与掩模版置于盛有光刻胶的容器中；执行超声波传导工艺，将超声波传导至容器以使光刻胶均匀填充于间隙中；以及，执行固化工艺，以固化间隙中的光刻胶形成若干光刻胶图形。本发明能够避免旋涂光刻胶的过程中出现旋涂不均的现象或空洞的产生；且无需额外的刻蚀工艺形成光刻胶图形，以简化制备工艺。
光刻图形形成方法

[发明专利]一种光刻方法-CN201010612960.5有效
发明人：单朝杰;胡华勇 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2010-12-29 - 公布日： 2012-07-04 - 主分类号： G03F7/20 文献下载
摘要：本发明提供的一种光刻方法，包括：提供测试晶圆；使用设计掩模版对所述测试晶圆进行光刻工艺，在测试晶圆表面形成光刻胶图形；检测所述光刻胶图形，查找发生图形坍塌的区域；根据所述光刻胶图形的坍塌区域，制作修正掩模版，所述修正掩模版具有开口，所述开口与所述图形坍塌区域相对应；提供产品晶圆；分别使用所述修正掩模版以及设计掩模版对产品晶圆进行曝光，在产品晶圆表面形成光刻胶图形。本发明通过对已发生图形坍塌的光刻胶区域进行二次曝光，使得该区域光刻胶的图形失效，从而避免了光刻胶缺陷的扩散。
一种光刻方法

[发明专利]用于图案化EUV掩模上的光刻胶层的光刻系统和方法-CN201510165819.8有效
发明人：林云跃;陈嘉仁;李信昌;严涛南 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-04-09 - 公布日： 2018-02-27 - 主分类号： H01L21/027 文献下载
摘要：本发明提供了一种用于极紫外(EUV)掩模的光刻系统。光刻系统包括耦合模块。耦合模块包括配置为接触EUV掩模的外围区域的至少一个掩模接触元件。光刻系统也包括具有通过至少一个掩模接触元件电连接至EUV掩模的一端和连接至地电位的另一端的安培计。安培计包括配置为测量从EUV掩模传导至地电位的电流的传感器和配置为提供与通过传感器测量的电流相反的补偿电流的补偿电路。本发明还涉及用于图案化EUV掩模上的光刻胶层的光刻系统和方法。
用于图案 euv 掩模上光刻系统方法

[发明专利]形成沟槽的方法、形成金属连线的方法、光刻方法及设备-CN200910085436.4有效
发明人：符雅丽;张海洋;孙武 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2009-05-22 - 公布日： 2010-11-24 - 主分类号： H01L21/306 文献下载
摘要：本发明提供了一种形成沟槽的方法、形成金属连线的方法、光刻方法及设备，所述形成沟槽的方法包括步骤：测试曝光、显影后的光刻胶掩模图形的沟槽侧壁是否垂直于半导体基底，如果否，则调整曝光的能量，并利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光，对曝光后的光刻胶层进行显影，形成具有沟槽的光刻胶掩模图形，然后循环执行该步骤；利用调整后的能量作为目标能量透过掩模板对所述光刻胶层曝光；对曝光后的光刻胶层进行显影，形成具有开口结构的光刻胶掩模图形；对具有所述光刻胶掩模图形的半导体基底进行刻蚀
形成沟槽方法金属连线光刻设备

[发明专利]晶圆光刻参数获取方法和装置及晶圆光刻实现方法和装置-CN202211248224.5在审
发明人：李亮;姜淼;梁迪;闫彬斌;师江柳 -专利权人：北京超弦存储器研究院
申请日： 2022-10-12 - 公布日： 2023-06-02 - 主分类号： G03F7/20 文献下载
摘要：本申请实施例公开了一种晶圆光刻参数获取方法和装置及晶圆光刻实现方法和装置，该晶圆光刻参数获取方法包括；获取预先建立的全透明相移掩模参数与晶圆参数对应关系的数据库；获取目标晶圆参数，并根据数据库和目标晶圆参数获取目标全透明相移掩模参数；根据目标全透明相移掩模参数进行全透明相移掩模光学仿真，以获取使得仿真结果满足预设要求的仿真参数以及最终目标全透明相移掩模参数；将仿真参数作为晶圆光刻工艺参数，并将最终目标全透明相移掩模参数作为晶圆光刻所需的全透明相移掩模的参数该实施例方案使晶圆周期相比掩模周期减半，提升分辨率，并且由于全透明相移掩模线宽尺寸更大，掩模写板速度加快，相应降低掩模制造成本。
圆光参数获取方法装置实现

[发明专利]相移光掩模的制造方法-CN201810410555.1在审
发明人：田俊介;江政学;陈志明;林政旻;黄彦玮;张浩铭;林国钦;李冠贤 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-05-02 - 公布日： 2019-05-17 - 主分类号： G03F1/26 文献下载
摘要：在一种制造光掩模的方法中，在掩模坯之上形成光刻胶层，所述掩模坯包括掩模衬底、设置在所述掩模衬底上的相移层及设置在所述相移层上的光阻挡层。利用光刻操作形成光刻胶图案。利用所述光刻胶图案作为刻蚀掩模将所述光阻挡层图案化。利用经图案化的所述光阻挡层作为刻蚀掩模将所述相移层图案化。以刻蚀硬覆盖体覆盖所述掩模衬底的边界区，而所述掩模衬底的图案区是暴露出来的。对所述图案区执行光刻蚀操作以移除所述光阻挡层的残留物。
掩模光阻挡层图案化衬底图案区相移层光刻胶图案刻蚀掩模覆盖体刻蚀相移光掩模光刻胶层边界区光刻蚀光掩模光刻移除制造开口暴露覆盖

[发明专利]混合线条的制造方法-CN201110263770.1有效
发明人：唐波;闫江 -专利权人：中国科学院微电子研究所
申请日： 2011-09-07 - 公布日： 2013-03-20 - 主分类号： H01L21/027 文献下载
摘要：本发明提供了一种混合线条的制造方法，包括以下步骤：A、在底层上依次形成材料层、第一硬掩模层和第二硬掩模层；B、对第二硬掩模层光刻/刻蚀形成第二硬掩模图形；C、在第一硬掩模层上形成光刻胶掩模图形；D、以第二硬掩模图形和光刻胶掩模图形为掩模，刻蚀第一硬掩模层，形成第一硬掩模图形；E、以第一和硬掩模图形为掩模，刻蚀材料层，形成第一线条和第二线条。同时采用2次硬掩膜方法有效的解决了I线光刻胶和电子束光刻胶相互影响的问题。
混合线条制造方法

[发明专利]一种掩模台及光刻系统-CN201910161037.5有效
发明人：蔡晨;王鑫鑫;齐芊枫 -专利权人：上海微电子装备(集团)股份有限公司
申请日： 2019-03-04 - 公布日： 2022-09-20 - 主分类号： G03F7/20 文献下载
摘要：本发明属于光刻技术领域，具体公开了一种掩模台和光刻系统，其中掩模台包括：支撑底座；承版台，滑动连接在支撑底座的上端面上；两组Y向运动机构，设置在支撑底座上，且两组Y向运动机构分别设置在承版台沿X方向的两侧光刻系统包括上述掩模台。本发明公开的掩模台和光刻系统，能够减小掩模台和光刻系统的体积，降低掩模台和光刻系统的成本。
一种掩模台光刻系统