“基极”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果17580个，建议您升级VIP下载更多相关专利

[发明专利]用于具有与FET栅极对准的外基极的双极型晶体管的集成电路结构和方法-CN202210122456.X在审
发明人：乌兹玛·拉娜;V·杰恩;安东尼·肯德尔·斯坦普;刘奇志;S·P·阿杜苏米利 -专利权人：格芯（美国）集成电路科技有限公司
申请日： 2022-02-09 - 公布日： 2022-08-19 - 主分类号： H01L29/73 文献下载
摘要：本公开涉及一种用于具有与FET栅极对准的外基极的双极型晶体管的集成电路结构和方法。本公开的方面提供了一种在衬底内具有双极型晶体管堆叠的集成电路(IC)结构。双极型晶体管堆叠可以包括：集电极、位于集电极上的基极、以及位于基极的第一部分上的发射极。发射极的水平宽度小于基极的水平宽度，并且发射极的上表面与衬底的上表面基本共面。外基极结构位于双极型晶体管堆叠的基极的第二部分上并与发射极水平相邻。外基极结构包括位于衬底的上表面上方的上表面。
用于具有 fet 栅极对准基极双极型晶体管集成电路结构方法

[发明专利]具有底切非本征基极区的异质结双极晶体管-CN202111195950.0在审
发明人：萨拉·麦克塔格特;刘岂之;夫厚尔·杰恩;M·莱维;保拉·费希尔;詹姆斯·R·埃利奥 -专利权人：格芯（美国）集成电路科技有限公司
申请日： 2021-10-14 - 公布日： 2022-06-14 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及具有底切非本征基极区的异质结双极晶体管，揭示了异质结双极晶体管的器件结构和制造方法。沟槽隔离区位于半导体衬底中以定义有源区。基极层包括分别位于有源区上方的第一区段和分别位于沟槽隔离区上方的第二区段。发射极指状物分别位于基极层的第一区段上。基极层的第一区段包括单晶半导体材料，且基极层的第二区段包括多晶半导体材料。基极层的第二区段在垂直方向与沟槽隔离区隔开以定义在基极层的周边周围延伸的第一空腔和连接到第一空腔的第二空腔。
有底基极异质结双极晶体管

[发明专利]带具有变化厚度基极区的栅极换流晶闸管单元-CN202280018775.4在审
发明人： U·维穆拉帕蒂;N·洛菲蒂斯;J·沃贝基;F·乌德雷亚;T·斯蒂亚斯尼;C·科瓦斯塞;M·安东尼奥 -专利权人：日立能源瑞士股份公司
申请日： 2022-01-31 - 公布日： 2023-10-20 - 主分类号： H01L29/74 文献下载
摘要：一种功率半导体装置(1)包括栅极换流晶闸管单元(20)，该栅极换流晶闸管单元包括阴极电极(2)、第一导电类型的阴极区(9)、第二导电类型的基极层(8)、第一导电类型的漂移层(7)、第二导电类型的阳极层(基极层(8)包括：阴极基极区(81)，其位于阴极区(9)与漂移层(7)之间并具有第一深度(D1)；栅极基极区(82)，其位于栅电极(4)与漂移层(7)之间并具有第二深度(D2)；以及中间基极区(83)，其位于阴极基极区(81)与栅极基极区(82)之间并具有第三深度(D3)的两个不同的值，该第三深度介于第一深度(D1)与第二深度(D2)之间。
具有变化厚度基极栅极换流晶闸管单元

[发明专利]半导体结构及其方法-CN200810081718.2有效
发明人： N·B·费尔申费尔德;B·A·奥尔纳;B·T·弗格利 -专利权人：国际商业机器公司
申请日： 2008-02-25 - 公布日： 2008-09-03 - 主分类号： H01L21/8249 文献下载
摘要：将高性能双极晶体管集成到包含CMOS器件的BiCMOS结构中，其中所述高性能双极晶体管具有升高的自对准的外部基极。通过形成衬垫层和相对于预先存在的CMOS器件的源极和漏极增加内部基极层的高度，以及通过选择性外延来形成外部基极，在外部基极的光刻构图期间最小化拓扑变化的效果。形成内部间隔物或外部间隔物来隔离基极与发射极。衬垫层、内部基极层以及外部基极层形成了具有重合的外侧壁表面的台面结构。
半导体结构及其方法

[发明专利]具高电流增益的异质接面双极晶体管结构及其加工方法-CN201210179852.2无效
发明人：萧宏彬;谢长霖 -专利权人：稳懋半导体股份有限公司
申请日： 2012-06-01 - 公布日： 2013-12-18 - 主分类号： H01L29/737 文献下载
摘要：本发明公开一种具高电流增益的异质接面双极晶体管改良结构及其加工方法，其中前述改良结构包括有一基板、一p型掺杂缓冲层、一次集极层、一集极层、一基极层、一射极层、一射极覆盖层以及一射极接触层；以多道蚀刻加工蚀刻出一基极电极接触区，并使蚀刻加工终止于基极层，再于基极电极接触区之内蚀刻出一集极电极接触区，使蚀刻加工终止于次集极层；于该基极电极接触区内，该基极层之上，设置一基极电极；于该集极电极接触区内，该次集极层之上，设置一集极电极
电流增益异质接面双极晶体管结构及其加工方法

[实用新型]异质接面双极性晶体管-CN201920809627.X有效
发明人：祁幼铭;黄国钧;谢坤穆;邱宇宸 -专利权人：宏捷科技股份有限公司
申请日： 2019-05-31 - 公布日： 2019-12-13 - 主分类号： H01L29/737 文献下载
摘要：所述半导体单元形成于所述基板上，具有自所述基板表面向上形成的集极层、基极层，及射极层。所述电极单元具有设置于所述集极层的集极金属层、设置于所述基极层的基极金属层，及设置于所述射极层的射极金属层。所述介电层覆盖所述射极层，并定义出开口，所述基极金属层经由所述开口与所述基极层相接触，并延伸覆盖至少部分与所述开口相邻的所述介电层。借此，在提高所述基极金属层的高度时，同时精确控制基极金属层的宽度，以有效提高异质接面双极性晶体管的输出频率。
基极金属基极层介电层射极层集极双极性晶体管半导体单元开口电极单元异质接面金属层基板本实用新型基板表面输出频率延伸覆盖射极覆盖

[实用新型]一种输入偏流补偿电路及示波器-CN202222356591.9有效
发明人：严波;李建伟;王悦 -专利权人：北京普源精电科技有限公司
申请日： 2022-09-05 - 公布日： 2022-12-02 - 主分类号： G05F3/26 文献下载
摘要：该输入偏流补偿电路，包括：输入晶体管，所述输入晶体管的基极用于采集输入信号；补偿晶体管，所述补偿晶体管与所述输入晶体管串联连接；电流镜，所述电流镜与所述输入晶体管的基极电连接，以及所述电流镜与所述补偿晶体管的基极电连接；所述电流镜用于将所述补偿晶体管的基极电流镜像至所述输入晶体管的基极，以补偿所述输入晶体管的基极偏流。本实用新型实施例通过设置补偿晶体管和电流镜，弥补了输入晶体管基极产生的输入偏流对测量产生的影响，提高了测量的精准度。
一种输入偏流补偿电路示波器

[发明专利]异质结双极晶体管-CN201480016575.0有效
发明人：大部功;梅本康成;黑川敦 -专利权人：株式会社村田制作所
申请日： 2014-02-20 - 公布日： 2017-06-13 - 主分类号： H01L21/331 文献下载
摘要：异质结双极晶体管(10A)具有集电层(16)，由以GaAs为主要成分的半导体构成；基极层(18A)，包括第1基极层(18A)和第2基极层(18B)，其中，第1基极层(18A)与所述集电层(16)异质接合，由以与集电层(16)的主要成分晶格失配的材料为主要成分的半导体构成，并且膜厚小于被引入失配位错的极限膜厚，第2基极层(18B)与第1基极层(18A)接合，由以与集电层(16)的主要成分晶格匹配的材料为主要成分的半导体构成；以及发射层(20)，与第2基极层(18B)异质接合。
异质结双极晶体管

[发明专利]晶体管和形成晶体管以具有减小的基极电阻的方法-CN201280026251.6有效
发明人： M·W·坎特尔;T·多恩;J·A·利维;刘奇志;威廉·J.·墨菲;克里斯塔·R·威利兹 -专利权人：国际商业机器公司
申请日： 2012-05-25 - 公布日： 2014-02-05 - 主分类号： H01L21/02 文献下载
摘要：公开了一种晶体管结构（100），具有完全硅化的外基极以用于降低基极电阻Rt。具体而言，金属硅化物层（120）覆盖外基极（108），包括外基极的延伸于T形发射极（150）的上部（152）下方的部分。用于确保金属硅化物层（120）覆盖外基极（108）的该部分的一种示例性技术要求使发射极（150）的上部（152）成楔形。该楔形允许发射极（150）的上部（152）下方的牺牲层在处理期间被完全去除，由此暴露下面的外基极（108）并且允许硅化所需的金属层（120）沉积在其上。该金属层（120）可以例如使用高压强溅射技术来沉积，以确保外基极（108）的所有暴露表面，甚至在发射极（150）的上部（152）下方的表面，都被覆盖。
晶体管形成具有减小基极电阻方法

[发明专利]三端子PIN二极管-CN201380051221.5无效
发明人： G·范齐尔;G·G·古罗夫 -专利权人：先进能源工业公司
申请日： 2013-08-27 - 公布日： 2015-06-03 - 主分类号： H01L21/331 文献下载
摘要：本公开内容描述了具有集电极、基极、发射极以及位于所述集电极与所述基极之间的本征区的开关。所述本征区提高了开关的效率并且降低了损耗。所述集电极、基极和发射极均具有相应的端子，并且通过所述基极端子的电流的AC分量大于通过所述发射极端子的电流的AC分量。此外，在接通状态下，所述基极端子与所述集电极端子之间的第一交流电流大于所述集电极端子与所述发射极端子之间的第二交流电流。换言之，AC主要在所述集电极与所述基极之间传递，并且由所述基极与所述发射极之间的DC电流来控制。
端子 pin 二极管

[发明专利]单堆叠双极型ESD保护装置-CN201811153334.7在审
发明人：詹柔莹;帕特里斯·贝塞 -专利权人：恩智浦美国有限公司
申请日： 2018-09-29 - 公布日： 2019-04-09 - 主分类号： H01L27/02 文献下载
摘要：示例性半导体保护装置包括：具有第一导电类型且由第一和第二区构成的基极阱区，所述第一基极阱区具有更高掺杂浓度，且所述第二基极阱区定位于所述第一基极阱区与具有与所述第一导电类型相对的第二导电类型的集电极区之间；所述第一基极阱区内的具有所述第二导电类型的发射极区；所述第一基极阱区内的第一和第二浮置区，所述第一浮置区在所述发射极区与所述第二浮置区之间，具有所述第二导电类型，所述第二浮置区在所述第一浮置区与所述第二基极阱区之间所述第一基极阱区内的所述浮置区邻接并电连接。
浮置区阱区第一导电类型导电类型发射极区半导体保护集电极区电连接高掺杂双极型邻接堆叠制造

[发明专利]半导体装置-CN202011267466.X在审
发明人：佐藤克己 -专利权人：三菱电机株式会社
申请日： 2020-11-13 - 公布日： 2021-05-21 - 主分类号： H01L29/06 文献下载
摘要：多个IGBT单元(20)各自具有：n基极层(1)，其形成于半导体层(100)；p基极层(2)，其形成于n基极层的第1主面侧的表层部；n发射极层(3)，其形成于p基极层的表层部；以及p集电极层(4)，其形成于半导体层的第在半导体层的第1主面之上形成以隔着栅极绝缘膜(7)与n基极层、p基极层及n发射极层相对的方式形成的栅极电极(8)、与p基极层及n发射极层连接的发射极电极(10)。多个IGBT单元的间距大于或等于p基极层与p集电极层之间的距离的1/40且小于或等于该距离的1/20。
半导体装置

[发明专利]异质结双极晶体管及其制备方法-CN202211247913.4在审
发明人：李骁恒;项少华;刘国安 -专利权人：中芯越州集成电路制造（绍兴）有限公司
申请日： 2022-10-12 - 公布日： 2023-01-10 - 主分类号： H01L29/737 文献下载
摘要：一种异质结双极晶体管，其特征在于，包括：衬底；发射极层，形成于衬底的正面；基极层，形成于发射极层上；集电极层，形成于基极层的部分区域上；基极引出电极，形成于基极层的未形成集电极层的区域；集电极引出电极，本申请实施例所提供的异质结双极晶体管，在垂直于基极层厚度的方向，集电极层的大小小于基极层的大小，从而减小集电极层与基极层的接触面积，进而减小基极‑集电极结电容Cbc
异质结双极晶体管及其制备方法

[发明专利]实现基极电流补偿的无运放内部电源结构-CN201410046112.0有效
发明人：田剑彪;冯树;王坚奎;俞明华 -专利权人：绍兴光大芯业微电子有限公司
申请日： 2014-02-10 - 公布日： 2014-04-30 - 主分类号： G05F1/56 文献下载
摘要：本发明涉及一种实现基极电流补偿的无运放内部电源结构，其中包括带隙基准电压生成模块，用以生成带隙基准电压，所述的带隙基准电压生成模块包括共基极连接的第一三极管和第二三极管、电流镜、第一电阻、第二电阻、第三电阻和第四电阻；基极电流补偿模块，用以生成与所述的消耗基极电流大小相同的镜像电流并将所述的镜像电流反馈至所述的带隙基准电压生成模块中三极管的基极。采用该种结构的实现基极电流补偿的无运放内部电源结构，通过检测三极管元件的基极电流，然后用电流镜灌回相等的电流，在保持无运放内部电源结构简单便于补偿的基础上消除三极管器件基极电流对内部电源电压的影响，获得更稳定的带隙基准电压
实现基极电流补偿无运放内部电源结构

[发明专利]半导体装置-CN201110046610.1有效
发明人：北川光彦 -专利权人：株式会社东芝
申请日： 2011-02-25 - 公布日： 2011-09-21 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体装置，包括：基极区域(3)，与漂移区域(2)接触而设置；源极电极(12)，隔着基极区域(3)而与漂移区域(2)相向设置；沟槽结构的多个栅极电极(6)，沿着漂移区域(2)与基极区域(3)的边界设置，且隔着栅极绝缘膜而与漂移区域(2)及基极区域(3)接触；及沟槽结构的栅极电极(7)，在两个栅极电极(6)之间沿着漂移区域(2)与基极区域(3)的边界设置，且与基极区域(3)接触的长度比栅极电极(6)与基极区域(3)接触的长度短；源极电极(12)在两个栅极电极(6)之间，在设置在从源极电极(12)朝向栅极电极(7)的方向上的沟槽(9b)中，延伸到接近栅极电极(7)的位置为止，且在栅极电极(6)的源极电极侧的端部与栅极电极(7)的源极电极侧的端部之间，与露出在沟槽(9b)的内壁面的基极区域(3)接触。
半导体装置