专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果680006个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体器件-CN202210818484.5在审
  • 杉浦宽人;住友正清 - 株式会社电装
  • 2022-07-12 - 2023-02-07 - H01L29/739
  • 主元件和感测元件中的每一个包括漂移层、基极层、发射极、栅极绝缘膜、栅电极和背面层。基极层位于漂移层上。发射极区位于基极层的表面层部分处。栅极绝缘膜布置在基极层的处于发射极与漂移层之间的表面处。背面层面对基极层,漂移层位于背面层与基极层之间。主元件中的背面层包括集电极层。感测元件中的背面层包括具有比集电极层低的杂质量的低杂质层。
  • 半导体器件
  • [发明专利]半导体器件-CN99105780.5无效
  • 铃木久满 - 日本电气株式会社
  • 1999-04-15 - 1999-10-20 - H01L29/72
  • 提供一种包括自对准型多发射极双极晶体管的半导体器件,其中每个集电极-基极隔离长度可以被减小成与集电极-基极击穿电压相连所允许的最小值,在这种双极晶体管中,一个以上发射极/基极形成和至少一个集电极引线排列在单独的阵列中,而非本征基区通过基极引线电极连接到具有设置在单独阵列外部的接触栓塞的至少一个基极电极上。因此,可以将集电极电阻、集电极-基极电容和集电极-衬底电容最小化,还可将双极晶体管的元件尺寸最小化。
  • 半导体器件
  • [发明专利]绝缘栅型半导体装置-CN200410088700.7有效
  • 大月正人;百田圣自;胁本博树 - 富士电机电子设备技术株式会社
  • 2004-11-15 - 2005-05-25 - H01L29/739
  • 本发明提供一种满足导通损耗和放射噪声双方的标准的绝缘栅型半导体装置,其解决方案如下;通过沟道(21)将p型基极层(20)分成多个p型基极区域(9、10、12),而且使没有n型源极(3)的p型基极(10、12)之中的一部分的p型基极区域(12)和发射极(7)经分别设置在沟道(21)的终端部附近和活性区域内的栅电极流道(14)两侧的接触孔(11)电连接,此外,在用N1表示没有n型源极(3)的p型基极区域(10、12)之中的、与发射极电连接的p型基极区域(12)的数,用N2表示与发射级绝缘的p型基极区域(10)的数时,N1和N2应当满足25≤{N1/(N1+N2)}×100≤75。
  • 绝缘半导体装置
  • [发明专利]半导体装置-CN201110276618.7有效
  • 楢崎敦司;吉田久晃;东和章 - 三菱电机株式会社
  • 2011-09-05 - 2012-07-04 - H01L29/423
  • 本发明涉及的半导体装置具备沟槽(5),从P基极层(4)表面跨越延伸到P阱层(3)表面而形成,且在P阱层(3)表面具有延伸方向的沟槽端部(8),沟槽(5)具备从沟槽端部(8)跨越延伸到P基极层(4)与P阱层(3)边界附近的P基极层(4)表面内的第1域,以及在P基极层(4)表面内从第1域端部延伸的第2域,第1域的沟槽宽度比第2域的沟槽宽度宽。
  • 半导体装置
  • [发明专利]一种RC-IGBT半导体装置-CN201910993731.3有效
  • 请求不公布姓名 - 上海睿驱微电子科技有限公司
  • 2019-10-18 - 2023-08-01 - H01L29/739
  • 本发明公开了一种RC‑IGBT半导体装置,在一个衬底上形成有IGBT和FWD,IGBT具有p型基极层和n型漂移层和多个沟槽栅极结构,栅电极穿过p型基极层,p型基极层由栅电极分成多个间隔区域;在间隔区域中,p型基极层上表面设置有p+发射极和n+发射极,n+发射极及p型基极层的侧壁均与沟槽侧壁外表面相接触;FWD设置有形成在n型漂移层表面的多个虚拟沟道,以及在衬底上形成的n型漂移层;在n型漂移层上平行虚拟沟道方向设置有多段p型基区,所述p型基区将位于虚拟沟道之间的n型漂移层隔离出n‑漂移,所述n‑漂移上覆盖有肖特基势垒。本发明实现低寄生电容,获得低集电极发射极饱和压降VCE(sat)和大短路电流安全工作
  • 一种rcigbt半导体装置
  • [发明专利]半导体器件-CN202180091235.4在审
  • 穆纳福·拉希莫 - MQ半导体股份公司
  • 2021-12-10 - 2023-09-15 - H01L29/739
  • 金属氧化物半导体(MOS)晶体管单元设计具有源极和在第三维度上延伸的第一基极层。当在栅极沟槽上施加大于阈值的控制电压时,电子从所述源极区内的奇点流入径向MOS沟道,所述径向MOS沟道形成于被所述第一基极层包围但不与较高掺杂的第二基极层邻接的那些沟槽的侧壁上。所述MOS沟道宽度由以所述奇点为中心并且半径等于所述奇点与所述第一基极层中的最大表面掺杂浓度点之间的分隔的四分之一圆确定。
  • 半导体器件
  • [发明专利]绝缘栅双极晶体管及其制造方法-CN200810215305.9无效
  • 李相容 - 东部高科股份有限公司
  • 2008-09-01 - 2009-03-04 - H01L29/739
  • 该绝缘栅双极晶体管包括:第一导电类型集电极离子注入,位于衬底中;第二导电类型缓冲层,包括第一段和第二段缓冲层,并位于第一导电型集电极离子注入上;第一导电类型基极,位于第二导电类型缓冲层上;栅极,位于衬底上且在第一导电类型基极一侧;第二导电类型发射极离子注入,位于第一导电类型基极中;绝缘层,位于栅极上;发射极电极,电连接至第二导电类型发射极离子注入;及集电极电极,电连接至第一导电型集电极离子注入该第一段缓冲层可在基极的一部分之下对准,且具有比靠近第一段缓冲层的第二段缓冲层更低密度的第二导电类型离子。本发明能够抑制寄生可控硅的闩锁。
  • 绝缘双极晶体管及其制造方法
  • [实用新型]沟槽型大功率MOSFET器件-CN202020573624.3有效
  • 陈译;陆佳顺;杨洁雯 - 苏州硅能半导体科技股份有限公司
  • 2020-04-17 - 2020-10-09 - H01L29/78
  • 本实用新型公开一种沟槽型大功率MOSFET器件,包括:位于硅片下表面的重掺杂N型漏极和位于硅片上表面的中掺杂P型基极,所述重掺杂N型漏极和中掺杂P型基极之间具有一轻掺杂N型漂移,一位于中掺杂P型基极中沟槽延伸至轻掺杂N型漂移下部,所述中掺杂P型基极上部内且位于沟槽的周边具有第一重掺杂N型源极;沟槽内下部具有第二N型源极部,此沟槽内上部具有栅极部,所述第二N型源极部和栅极部与沟槽之间填充有第一氧化硅层本发明沟槽型大功率MOSFET器件可提高轻掺杂N型漂移的掺杂浓度,增加耐压的情况下,将关断时将导通电阻降低。
  • 沟槽大功率mosfet器件

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top