“基极区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果680006个，建议您升级VIP下载更多相关专利

[发明专利]双极结晶体管及其制造方法-CN200410083299.8有效
发明人：朴康旭 -专利权人：三星电子株式会社
申请日： 2004-06-21 - 公布日： 2005-06-15 - 主分类号： H01L29/73 文献下载
摘要：在该双极晶体管中，衬底具有第一导电类型的集电极区，单晶结构并包含第二导电类型杂质的基极层位于集电极区上。发射极区至少部分的由包括在基极层中的第一导电类型的杂质进行限定。第一导电类型的发射极电极接触发射极区，并且至少发射极电极与发射极区接触的部分具有单晶结构。
结晶体及其制造方法

[发明专利]半导体装置和半导体装置的制造方法-CN201680050777.6有效
发明人：木下明将;原田信介;田中保宣 -专利权人：富士电机株式会社
申请日： 2016-09-08 - 公布日： 2020-12-18 - 主分类号： H01L29/78 文献下载
摘要：在碳化硅半导体基体的第一主面侧形成有沟槽(16)，第二导电型的第二基极区(4)配置在与沟槽(16)沿深度方向对置的位置，第二导电型的第二基极区(4)的漏电极(13)侧端部和第二导电型的第一基极区(3)的漏电极
半导体装置制造方法

[发明专利]制造具有在形成硅化物前形成于栅极材料和栅极氧化物的侧壁上的电介质的晶体管-CN201811395128.7在审
发明人： A·萨多夫尼科夫;N·拉沃洛斯卡亚 -专利权人：德克萨斯仪器股份有限公司
申请日： 2018-11-22 - 公布日： 2019-06-04 - 主分类号： H01L21/331 文献下载
摘要：本申请公开一种制造晶体管(100)的方法，其包括：在半导体中注入掺杂剂以形成具有第一类型的多数载流子的集电极区(102)，在集电极区中注入掺杂剂以形成基极区(104)，在基极区上形成栅极氧化物(114)，在栅极氧化物上形成栅极材料(116)，形成栅极材料和栅极氧化物以留下基极区的发射极区域未被覆盖，形成发射极区(106)，以及形成电介质(118)以覆盖发射极区的第一区域(108)以及栅极材料和栅极氧化物的第一侧壁(402)，同时留下发射极区的第二区域(110)未被覆盖。在电介质和发射极区的第二区域上方沉积金属，并且对半导体进行退火以在发射极区的第二区域中形成硅化物(202)。
栅极氧化物发射极区栅极材料电介质第二区域硅化物基极区晶体管注入掺杂剂集电极区侧壁半导体覆盖退火制造多数载流子发射极区域沉积金属第一侧壁第一区域申请

[发明专利]用于ESD的垂直BJT和SCR-CN201210102135.X有效
发明人：林文杰;娄经雄;曾仁洲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-04-09 - 公布日： 2013-07-03 - 主分类号： H01L27/02 文献下载
摘要：该ESD包括由具有第一掺杂类型的半导体材料形成的阱区和由具有第二掺杂类型的半导体材料形成的浮置基极。该浮置基极垂直设置在阱区的上方。该ESD还包括由具有第三掺杂类型的半导体材料形成的第一终端接收区。该第一终端接收区垂直设置在浮置基极的上方。ESD还包括第二终端接收区。该第二终端接收区通过浅沟槽隔离(STI)区与第一终端接收区水平横向间隔分开。在一些实施例中，第二终端接收区由具有第三掺杂类型的半导体材料形成以形成双极结型晶体管(BJT)。在一些实施例中，第二终端接收区由具有第四掺杂类型的半导体材料形成以形成硅可控整流器(SCR)。
用于 esd 垂直 bjt scr

[发明专利]异质接面双极性电晶体-CN201410344152.3有效
发明人：邱瑞斌;蔡绪孝;许龙豪;林正国 -专利权人：稳懋半导体股份有限公司
申请日： 2014-07-18 - 公布日： 2019-02-26 - 主分类号： H01L29/737 文献下载
摘要：本发明异质接面双极性电晶体，其包括：一长条形基极平台、一长条形基极电极、两个长条形射极、一个长条形集极以及两个长条形集极电极，其中前述之长条形基极电极系沿前述之基极平台之长轴设置于前述之基极平台之上，且前述之基极电极之中央处或邻近中央处设有一基极导孔；前述之两个长条形射极系分别位于前述基极平台上、前述基极电极之两侧，且前述之射极区中的每一个其上方设有一长条形射极电极；前述之集极系位于前述基极平台之下；而前述之两个长条形集极电极系分别位于前述集极之上、前述基极平台相对之两侧。
异质接面双极性电晶体

[发明专利]双极晶体管制造方法、双极晶体管和集成电路-CN201210382223.X有效
发明人：埃弗利娜·格里德莱特;约翰尼斯·唐克斯;托尼·范胡克;皮特鲁斯·马尼;汉斯·莫腾斯;布兰迪恩·杜利兹 -专利权人： NXP股份有限公司
申请日： 2012-10-10 - 公布日： 2013-04-17 - 主分类号： H01L21/331 文献下载
摘要：公开了一种制造双极晶体管的方法，包括：提供衬底(10)，所述衬底包括通过有源区(11)与第二隔离区分离的第一隔离区(12)，所述有源区包括集电极杂质；在所述衬底上方形成叠层，所述叠层包括基极层(14，14’)、所述基极层上方的硅覆盖层(15)以及所述硅覆盖层上方的硅-锗(SiGe)基极接触层(40)；刻蚀所述SiGe基极接触层，以便在所述集电极杂质上方形成发射极窗口(50)，其中所述硅发射极覆盖层用作刻蚀停止层
双极晶体管制造方法集成电路

[发明专利]一种具有载流子存储效应的超结IGBT-CN201711445708.8有效
发明人：黄铭敏 -专利权人：四川大学
申请日： 2017-12-27 - 公布日： 2020-10-02 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种超结IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）器件，其耐压层中第二导电类型的半导体区通过一个基极开路的双极型晶体管与发射极相连接，所述基极开路的双极型晶体管以及所述耐压层中第二导电类型的半导体区通过一个槽型栅极结构与基区隔离，所述基极开路的双极型晶体管和所述槽型栅极结构也构成了一个衬底浮空的MISFET（Metal‑Insulator‑Semiconductor在正向导通时，所述基极开路的双极型晶体管可以帮助增强耐压区中的载流子存储效应，从而降低导通压降。
一种具有载流子存储效应 igbt

[发明专利]双极型晶体管-CN01804324.0有效
发明人： K·奥芬格;M·蔡勒;J·贝克 -专利权人：因芬尼昂技术股份公司
申请日： 2001-01-24 - 公布日： 2003-02-12 - 主分类号： H01L29/73 文献下载
摘要：本发明涉及一种双极型晶体管(10)，通过优化布图，使基极－集电极电容和集电极电阻的乘积减小，因此能提高这些重要的晶体管参数。双极型晶体管(10)包括几个发射极元件组成的发射极(E)(22，25，26)，几个基极接头(B)(40，41)和几个集电极接头(C)(50)。所述元件按照规定的顺序设置，以形成晶体管布图。根据本发明该发射极(20)有至少一个闭合区(21)，该发射极区(21)界定至少一个内部发射极区域(27)，它可分成几个子区域(28)。至少一个基极接头(41)设置在发射极内部区域(27)中。至少一个基极接头(40)和集电极接头(50)设置在发射极区(21)的外部。
双极型晶体管

[发明专利]金属硅化物自对准锗硅异质结双极晶体管及其制备方法-CN201210161187.4有效
发明人：付军;王玉东;张伟;李高庆;吴正立;崔杰;赵悦;刘志弘 -专利权人：清华大学
申请日： 2012-05-22 - 公布日： 2012-11-21 - 主分类号： H01L29/737 文献下载
摘要：本发明公开一种金属硅化物自对准锗硅异质结双极晶体管，为解决现有产品基极电阻RB大等缺陷而设计。本发明金属硅化物自对准锗硅异质结双极晶体管主要包括Si集电区、局部介质区、基区、基区低电阻金属硅化物层、重掺杂多晶硅发射区、多晶硅发射区低电阻金属硅化物层、发射区-基区隔离介质区、重掺杂单晶发射区、接触孔介质层、发射极金属电极以及基极金属电极。基区低电阻金属硅化物层延伸至发射区-基区隔离介质区外侧。本发明公开一种金属硅化物自对准锗硅异质结双极晶体管制备方法，用于制备上述双极晶体管。本发明金属硅化物自对准锗硅异质结双极晶体管及其制备方法有效地降低了基极电阻RB，工艺步骤简单，成本低。
金属硅对准锗硅异质结双极晶体管及其制备方法

[发明专利]一种基极多晶硅自对准套准结构及其制备方法-CN201611041436.0有效
发明人：刘洪军;应贤炜;赵杨杨;盛国兴 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2016-11-22 - 公布日： 2020-07-24 - 主分类号： H01L21/68 文献下载
摘要：本发明公开了一种基极多晶硅自对准套准结构及其制备方法，该自对准套准结构包括具有局部氧化区的SiO2介质的硅衬底，在硅衬底上方中间部位具有SiO2介质保护层，基极多晶硅层位于SiO2介质保护层左右两侧，且SiO2介质保护层与相邻的基极多晶硅层间距相等且对称，间距大小与基极多晶硅层的厚度相等。本发明基极多晶硅自对准套准结构实现了极高套准的要求，保证了器件电参数的一致性，消除了在形成基极多晶硅时，刻蚀至硅衬底表面时对本征区的物理或化学损伤，实现减小电容与提高成品率；同时该制备方法简单方便、成本低
一种基极多晶对准结构及其制备方法

[发明专利]制造具有提高的可制造性的自对准双极晶体管的方法及相关结构-CN200480013981.8无效
发明人： A·卡尔博格;K·Q·因;K·林 -专利权人：杰斯半导体公司纽波特工厂
申请日： 2004-03-17 - 公布日： 2006-06-21 - 主分类号： H01L21/331 文献下载
摘要：根据一个示例性实施例，一种双极晶体管包括具有顶面的基极。所述双极晶体管还包括位于所述基极的所述顶面上的基极氧化物层。所述双极晶体管还包括位于所述基极氧化物层上的牺牲柱。所述双极晶体管还包括位于所述牺牲柱和所述基极的所述顶面上的保形层，其中所述保形层的致密度大于所述基极氧化物层的致密度。所述保形层可以是例如HDPCVD氧化物。所述牺牲平坦化层在第一与第二连接隔离物之间的第一区中具有第一厚度，在所述第一与所述第二连接隔离物外部的第二区中具有第二厚度，其中所述第二厚度通常大于所述第一厚度。
制造具有提高对准双极晶体管方法相关结构

[发明专利]功率二极管-CN201110027941.0有效
发明人：李亮;张帅;崔文兵;韩峰 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-01-26 - 公布日： 2012-08-01 - 主分类号： H01L29/861 文献下载
摘要：本发明公开了一种功率二极管，该功率二极管采用NPN结构，其中NPN结构的基极和集电极相连接作为功率二极管的阳极，NPN结构的发射极作为功率二极管的阴极；发射极端发射区域下方设有一个阱注入区，阱注入区的导电类型与发射区域相同，且杂质浓度低于发射区域的杂质浓度；基极下方的衬底内设置埋层，埋层的导电类型与所述基极区域相同，且杂质浓度高于基极区域的杂质浓度。
功率二极管

[发明专利]包括雪崩双极型晶体管的具有单电子计数能力的半导体器件-CN201880047601.4有效
发明人：格奥尔格·勒雷尔;罗伯特·卡佩尔;内纳德·利利奇 -专利权人： AMS有限公司
申请日： 2018-07-18 - 公布日： 2023-08-11 - 主分类号： H01L29/73 文献下载
摘要：一种能够对单电子进行计数的半导体器件，其包括：具有发射极(E)、基极(B)和集电极(C)的双极型晶体管(T)、与发射极(E)电连接的电流源或电压源(30、31)以及与集电极(C)电连接的淬灭部件(28)，其中，双极型晶体管(T)配置成在高于击穿电压(BV)的集电极‑基极电压(VCB)下以雪崩模式工作。双极型晶体管是具有基极(3)、发射极(8)和集电极(13、2、12)的垂直双极型晶体管，其中，所述集电极区包括与基极(3)相邻的较高掺杂的结形成区(13)。
包括雪崩双极型晶体管具有电子计数能力半导体器件

[发明专利]具有高度结构可靠性和低寄生电容的半导体器件-CN03142566.6无效
发明人：田上知纪;望月和浩;山田宏治 -专利权人：株式会社日立制作所
申请日： 2003-06-10 - 公布日： 2004-02-11 - 主分类号： H01L29/72 文献下载
摘要：该半导体器件包括半导体区，其中，从靠近半导体区的衬底的一侧层叠有发射极区、基极区和集电极区；配置在所述表面上的绝缘保护层；和配置在所述表面上的布线层，绝缘保护层从半导体区的衬底一侧形成通孔，形成的通孔可使布线层从衬底一侧构成与发射极区的电极的接触，发射极区、基极区和集电极区层叠于衬底之中，半导体区被隔离于此。
具有高度结构可靠性寄生电容半导体器件

[发明专利]半导体器件及其制造方法-CN200710128863.7有效
发明人：津村和宏 -专利权人：精工电子有限公司
申请日： 2007-05-29 - 公布日： 2008-01-09 - 主分类号： H01L29/732 文献下载
摘要：提供一种半导体器件，包括：硅衬底；彼此间隔、彼此平行的至少两个沟槽，并且通过从其表面垂直地刻蚀硅衬底形成；用于掩埋至少该沟槽的底面的电绝缘膜；基极区形成在位于该两个沟槽之间的硅衬底的区域中；发射极区和集电极区分别地形成在沟槽的侧壁部分上，该侧壁部分位于绝缘膜之上并且形成在该基极区中。
半导体器件及其制造方法