“刻蚀截止层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2567698个，建议您升级VIP下载更多相关专利

[发明专利]一种IGBT器件的制造方法及结构-CN202210475742.4在审
发明人：曹功勋;郎金荣;刘建华 -专利权人：上海积塔半导体有限公司
申请日： 2022-04-29 - 公布日： 2022-08-23 - 主分类号： H01L21/331 文献下载
摘要：本发明提供一种IGBT器件的制造方法及结构，所述方法包括：提供衬底，衬底包括有源区、过渡区及终端区，且包括相对的第一主面及第二主面；对过渡区与终端区的第一主面进行第一离子注入形成横跨过渡区与终端区的掺杂终端层，并对终端区的边缘进行第二离子注入形成截止环，随后进行热过程推进处理；对终端区的第一主面进行刻蚀，形成连通掺杂终端层和截止环的沟槽，在沟槽中形成场氧化层；对第一主面进行第二离子普注，形成载流子存储掺杂区，本发明制作有源区中载流子存储掺杂区时可以进行普注，不需要掩膜版，从而节约制造成本，同时避免载流子存储层对IGBT的耐压造成大的影响。
一种 igbt 器件制造方法结构

[发明专利]半导体装置及其形成方法-CN202011143708.4在审
发明人：周政伟;吴修铭 -专利权人：世界先进积体电路股份有限公司
申请日： 2020-10-23 - 公布日： 2022-05-13 - 主分类号： H01L21/335 文献下载
摘要：此方法包括：提供基板，基板上依序形成有缓冲层、通道层、及阻障层；形成掺杂化合物半导体层于部分阻障层上；形成第一刻蚀停止层于掺杂化合物半导体层上；形成第二刻蚀停止层于第一刻蚀停止层上；形成介电层于第二刻蚀停止层上；形成刻蚀保护层于介电层上；执行第一刻蚀工艺，刻蚀穿过刻蚀保护层且部分穿过介电层，以形成凹口于介电层中；执行第二刻蚀工艺，刻蚀凹口下方的介电层以形成开口，在第二刻蚀工艺期间，刻蚀保护层保护下方的介电层免于刻蚀；执行移除工艺，移除介电层上剩余的刻蚀保护层。
半导体装置及其形成方法

[发明专利]CMOS感光器件接触孔刻蚀方法及CMOS感光器件制造方法-CN201310566396.1无效
发明人：李程;吴敏;杨渝书;秦伟;黄海辉;高慧慧 -专利权人：上海华力微电子有限公司
申请日： 2013-11-13 - 公布日： 2014-02-05 - 主分类号： H01L27/146 文献下载
摘要：提供了一种CMOS感光器件接触孔刻蚀方法及CMOS感光器件制造方法。CMOS感光器件接触孔刻蚀方法包括：步骤一，对包含氧化硅和氮化硅的层间介质层执行主刻蚀，以刻蚀层间介质层；步骤二，执行层间介质层过刻蚀，以进一步刻蚀层间介质层，氧化硅和氮化硅的刻蚀速率分别小于步骤一中的氧化硅和氮化硅的刻蚀速率，并且其中氧化硅刻蚀速率大于氧化硅刻蚀速率；步骤三，执行去胶；步骤四，执行刻蚀阻挡层刻蚀，以打开层间介质层刻蚀阶段的刻蚀阻挡层，使接触孔到达底部的镍硅化物层；步骤五，执行聚合物去除，用以清除刻蚀阻挡层刻蚀过程中等离子体与氮化硅形成的富碳氟的聚合物；步骤六，执行氧化硅去除步骤，以刻蚀像素区域硅栅和有源区域上方的氧化硅层。
cmos 感光器件接触刻蚀方法制造

[发明专利]半导体器件的形成方法-CN201910888564.6在审
发明人：刘继全 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-09-19 - 公布日： 2021-03-19 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种半导体器件的形成方法，其形成方法包括：提供基底，在基底上形成刻蚀停止层；在刻蚀停止层上形成金属间介质层；刻蚀金属间介质层，在金属间介质层内形成通孔，通孔的底部暴露出刻蚀停止层的表面；对通孔底部的刻蚀停止层进行表面处理本发明对通孔底部暴露出的刻蚀停止层进行表面处理，改变通孔暴露出的刻蚀停止层的材料性质，使得通孔底部暴露出的刻蚀停止层的刻蚀速率发生改变，后续沿着通孔侧壁继续刻蚀通孔底部的刻蚀停止层的时候，未暴露出的刻蚀停止层不会遭到刻蚀的作用，刻蚀工艺就停止在需要刻蚀的暴露出的刻蚀停止层上，从而使得形成的半导体器件的性能和质量得到提高。
半导体器件形成方法

[发明专利]一种芯片外延层结构及其制造方法-CN202110191780.2在审
发明人：张帆;吴永胜;林少军 -专利权人：福建兆元光电有限公司
申请日： 2021-02-19 - 公布日： 2021-05-18 - 主分类号： H01L33/06 文献下载
摘要：本发明提供了一种芯片外延层结构及其制造方法，包括衬底层、下层外延层、上层外延层及刻蚀缓冲层；所述下层外延层位于所述衬底层一端，所述下层外延层远离所述衬底层的一端设置有所述刻蚀缓冲层，所述刻蚀缓冲层远离所述衬底层的一端设置有所述上层外延层；所述刻蚀缓冲层的刻蚀速率低于所述上层外延层的刻蚀速率；在上层外延层和下层外延层之间加入刻蚀缓冲层，且刻蚀缓冲层的刻蚀速率小于上层外延层，即在对上层外延层进行刻蚀的过程中，刻蚀缓冲层的磨损速度低于上层外延层，从而在对上层外延层的刻蚀过程中起到对下层外延层的保护作用。
一种芯片外延结构及其制造方法

[发明专利]接触孔刻蚀方法、集成电路制造方法以及集成电路-CN201110366186.9有效
发明人：石磊 -专利权人：上海华力微电子有限公司
申请日： 2011-11-17 - 公布日： 2012-02-29 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种接触孔刻蚀方法、集成电路制造方法以及集成电路。根据本发明的一种接触孔刻蚀方法包括：第一接触孔刻蚀阻挡层形成步骤，用于形成第一接触孔刻蚀阻挡层；第一接触孔刻蚀阻挡层刻蚀步骤，用于利用第一掩膜对第一接触孔刻蚀阻挡层进行刻蚀，以便在将要形成接触孔的位置上保留所述第一接触孔刻蚀阻挡层；第二接触孔刻蚀阻挡层形成步骤，用于在所述第一接触孔刻蚀阻挡层刻蚀步骤之后形成第二接触孔刻蚀阻挡层；内层电介质层形成步骤，用于在所述第二接触孔刻蚀阻挡层上形成内层电介质层；接触孔刻蚀步骤，用于利用第二掩膜对内层电介质层进行刻蚀以形成接触孔；接触孔填充步骤，用于利用导电材料填充接触孔刻蚀步骤刻蚀出来的接触孔。
接触刻蚀方法集成电路制造以及

[发明专利]一种闪存结构中多晶硅插塞的制备工艺-CN201710733224.7有效
发明人：何佳;刘藩东;张若芳;王鹏;吴林春;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-24 - 公布日： 2019-04-12 - 主分类号： H01L21/311 文献下载
摘要：本发明提供了一种3D NAND闪存结构中多晶硅插塞的制备工艺，采用干法刻蚀工艺替换了常规工艺中的第一次化学机械抛光的平坦化处理工艺，由于干法刻蚀的刻蚀气体通常具有选择性，因此可以通过选择刻蚀气体的种类来控制刻蚀的对象，从而使刻蚀精确截止于想要停留的空间位置；而由于干法刻蚀具有更高的精度和可控性，能够有效彻底的去除多余的多晶硅和顶层氮化硅，同时尽量避免对于氧化物的去除。
一种闪存结构多晶硅插塞制备工艺

[发明专利]接触孔的形成方法-CN200810118409.8有效
发明人：韩秋华;陈海华;韩宝东 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2008-08-14 - 公布日： 2010-02-17 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种接触孔形成方法，包括：提供一半导体结构，其从下至上包括：半导体衬底-导电层-刻蚀阻挡层-介质层；用含氟的第一气体对半导体结构进行第一刻蚀，停止在介质层和刻蚀阻挡层的交界处；用含氟的第二气体对半导体结构进行第二刻蚀，停止在刻蚀阻挡层内；用含氟的第三气体对半导体结构进行第三刻蚀，形成接触孔；其中，用所述第二气体刻蚀大于用第三气体刻蚀，介质层与刻蚀阻挡层的刻蚀选择比；并且，用所述第二气体刻蚀小于用第一气体刻蚀，介质层与刻蚀阻挡层的刻蚀选择比该方法使得介质层、刻蚀阻挡层充分打开，接触孔连通导电层。
接触形成方法

[发明专利]半导体基底减薄方法-CN202010040621.8在审
发明人：朱宏斌 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-15 - 公布日： 2020-05-19 - 主分类号： H01L21/322 文献下载
摘要：本发明提供了一种半导体基底减薄方法，包括如下步骤：提供一半导体基底；对所述半导体基底内部的一区域进行改性处理，形成夹设于所述半导体基底内部的改性层；以所述改性层为截止层刻蚀掉部分所述半导体基底，实现所述半导体基底的减薄
半导体基底方法

[实用新型]光学指纹器件-CN201922462121.9有效
发明人：赵立新;夏欢 -专利权人：格科微电子（上海）有限公司
申请日： 2019-12-31 - 公布日： 2020-09-01 - 主分类号： G06K9/00 文献下载
摘要：本实用新型提供一种光学指纹器件，包括：图像传感器晶圆，所述图像传感器晶圆上形成有内部焊盘；设置在所述图像传感器晶圆上的透光层；设置在所述透光层上的外部焊盘，所述外部焊盘与内部焊盘电学连通；设置在所述图像传感器晶圆和透光层之间的红外截止滤光膜和挡光结构本实用新型的光学指纹器件，解决了现有技术通过刻蚀工艺打开焊盘效率低下的问题，提高了生产效率，增加了产能，降低了制造成本。
光学指纹器件

[发明专利]一种刻蚀方法及半导体器件-CN201811432033.8有效
发明人：韩朋刚;许鹏凯 -专利权人：上海华力微电子有限公司
申请日： 2018-11-28 - 公布日： 2021-08-03 - 主分类号： H01L21/28 文献下载
摘要：本发明属于半导体器件的刻蚀加工领域，具体公开了一种刻蚀方法及半导体器件。上述刻蚀方法包括：提供衬底，衬底上形成有待刻蚀膜层；在待刻蚀膜层上形成掩膜层结构，掩膜层结构包括形成在待刻蚀膜层上表面的介质层和形成在介质层上表面的APF膜层；图案化APF膜层；以图案化后的APF膜层为掩膜，对介质层和待刻蚀膜层执行第一刻蚀工艺，以图案化介质层并部分刻蚀待刻蚀膜层；去除图案化后的APF膜层；以及以图案化后的介质层为掩膜，对待刻蚀膜层执行第二刻蚀工艺。本发明能够避免多晶硅刻蚀过程中产生的聚合物在APF表面富集，从而消除半导体器件表面的聚合物壳层的缺陷。
一种刻蚀方法半导体器件

[发明专利]过孔刻蚀方法-CN201310389494.2无效
发明人：李炳天;蒋冬华;傅永义;赵吾阳;李淳东 -专利权人：京东方科技集团股份有限公司;成都京东方光电科技有限公司
申请日： 2013-08-30 - 公布日： 2013-12-18 - 主分类号： H01L21/311 文献下载
摘要：本发明公开了一种过孔刻蚀方法，涉及半导体制造领域，克服了现有技术过孔刻蚀方法过孔终点无法控制且坡度角不利的缺陷。本发明实施例的过孔刻蚀方法，包括：形成过孔刻蚀结构，过孔刻蚀结构包括依次形成在基板上的低温多晶硅层、栅极绝缘层、栅极金属层、层间绝缘层；在过孔刻蚀结构上形成包括过孔掩膜图形的掩膜层；采用第一刻蚀方法刻蚀过孔刻蚀结构，刻蚀至栅极绝缘层的第一厚度处；采用第二刻蚀方法刻蚀过孔刻蚀结构，刻蚀掉剩余厚度的栅极绝缘层，露出低温多晶硅层；移除掩膜层，形成过孔结构。
刻蚀方法

[发明专利]通孔刻蚀方法-CN200610030796.0有效
发明人：韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2006-09-04 - 公布日： 2008-03-12 - 主分类号： H01L21/311 文献下载
摘要：一种通孔刻蚀方法，包括：形成通孔刻蚀结构，所述通孔刻蚀结构包含顺序沉积的粘接层、刻蚀终止层、介质层及图案化的光致抗蚀剂层；刻蚀抗反射涂层；刻蚀介质层；移除光致抗蚀剂层；进行刻蚀终止层的刻蚀；所述介质层的刻蚀过程包括第一刻蚀过程和第二刻蚀过程；分别选用第一刻蚀气体和第二刻蚀气体进行所述第一刻蚀过程和第二刻蚀过程。采用本发明方法，可提高光致抗蚀剂层的致密度，进而有效地控制刻蚀通孔的形貌；并可进一步调整横向、纵向的刻蚀选择比，精确控制刻蚀通孔的形状，以避免损伤栅极侧墙，保证器件可正常工作。
刻蚀方法

[发明专利]CMOS感光器件接触孔刻蚀方法及CMOS感光器件制造方法-CN201310625589.X有效
发明人：李程;吴敏;杨渝书;秦伟;黄海辉;高慧慧 -专利权人：上海华力微电子有限公司
申请日： 2013-11-28 - 公布日： 2014-03-12 - 主分类号： H01L27/146 文献下载
摘要：发明提供了一种CMOS感光器件接触孔刻蚀方法及CMOS感光器件制造方法。CMOS感光器件接触孔刻蚀方法包括：步骤一，对包含氧化硅和氮化硅的层间介质层执行主刻蚀，以刻蚀层间介质层；步骤二，执行层间介质层过刻蚀，以进一步刻蚀层间介质层，其中，氧化硅和氮化硅的刻蚀速率分别小于步骤一中的氧化硅和氮化硅的刻蚀速率，并且其中氧化硅刻蚀速率大于氧化硅刻蚀速率；步骤三，执行去胶，其中将光刻胶去除；步骤四，针对对应逻辑区域，对刻蚀阻挡层进行干法刻蚀；同时，针对对应像素区域，进行刻蚀阻挡层和深埋氧化硅薄膜层的干法刻蚀。
cmos 感光器件接触刻蚀方法制造

[发明专利]一种碳化硅斜角台面刻蚀方法-CN201510789441.9有效
发明人：李俊焘;代刚;徐星亮;肖承全;张林;周阳 -专利权人：中国工程物理研究院电子工程研究所
申请日： 2015-11-17 - 公布日： 2018-07-13 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种碳化硅斜角台面刻蚀方法，该方法包括下述步骤：在碳化硅样品上沉积第一层刻蚀掩膜层，然后在第一层刻蚀掩膜层上涂覆光刻胶，通过光刻工艺形成台面的图形转移；去除光刻胶后在表面沉积第二层刻蚀掩膜层，再通过刻蚀工艺进行无掩膜的整体刻蚀去除表面大部分的第二层刻蚀掩膜层，并在侧壁形成倾斜的侧墙结构；使用刻蚀后第二层刻蚀掩膜层作为干法刻蚀掩膜层，对碳化硅样品进行干法刻蚀；干法刻蚀完毕之后去除刻蚀掩膜层完成刻蚀；本发明解决现有技术中对SiC材料进行干法刻蚀所存在的缺点，使碳化硅材料形成不同侧壁形貌。
刻蚀掩膜层干法刻蚀碳化硅刻蚀去除台面刻蚀第一层光刻胶斜角碳化硅材料表面沉积侧壁形貌侧墙结构光刻工艺刻蚀工艺图形转移掩膜层侧壁涂覆掩膜沉积