“介质埋层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1047143个，建议您升级VIP下载更多相关专利

[发明专利]采用磷埋层及浓磷埋层技术的双极横向PNP管制作工艺-CN201210535643.7有效
发明人：朱伟民;邓晓军;沈健雄 -专利权人：无锡友达电子有限公司
申请日： 2012-12-12 - 公布日： 2013-05-08 - 主分类号： H01L21/331 文献下载
摘要：本发明公布了一种采用磷埋层及浓磷埋层技术的双极横向PNP管制作工艺，包括如下步骤，投料、氧化、磷埋层光刻、注入、磷埋层退火、硼埋层光刻、注入、浓磷埋层光刻、注入、浓磷埋层退火、N型外延、深磷扩散、隔离扩散、基区注入、浓硼注入、基区退火、N+扩散、接触孔光刻、腐蚀、一铝溅射、介质淀积、通孔光刻、刻蚀、二铝溅射、压点光刻、刻蚀。采用磷埋层及浓磷埋层技术的双极工艺制作的横向PNP管，其面积可比采用锑埋层技术缩小约35%。
采用磷埋层浓磷埋层技术横向 pnp 制作工艺

[发明专利]一种用于SOI高压集成电路的半导体器件-CN201110318010.6有效
发明人：乔明;周锌;温恒娟;何逸涛;章文通;向凡;叶俊;张波 -专利权人：电子科技大学
申请日： 2011-10-19 - 公布日： 2012-02-22 - 主分类号： H01L27/12 文献下载
摘要：包括半导体衬底层、介质埋层、顶层硅；顶层硅中至少集成了高压LIGBT、NLDMOS和PLDMOS器件；介质埋层的厚度不超过5微米，顶层硅的厚度不超过20微米；高压器件底部、介质埋层表面上方的顶层硅中具有多个不连续的高浓度N+区(掺杂浓度不低于1e16cm-3)；高压器件之间采用介质隔离区隔离。器件还可集成低压MOS器件，高、低压器件之间采用介质隔离区隔离，不同的低压器件之间采用场氧化层隔离。本发明由于多个不连续高浓度N+区的引入，削弱了顶层硅电场同时增强了介质埋层电场，器件击穿电压大幅提高，可用在汽车电子、消费电子、绿色照明、工业控制、电源管理、显示驱动等众多领域的高压集成电路中。
一种用于 soi 高压集成电路半导体器件

[发明专利]一种SiGe BiCMOS工艺中的寄生PNP器件结构及其制造方法-CN201110348592.2有效
发明人：刘冬华;段文婷;钱文生;胡君;石晶 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-11-07 - 公布日： 2013-05-08 - 主分类号： H01L29/737 文献下载
摘要：本发明公开了一种SiGe BiCMOS工艺中的寄生PNP器件结构，包括：P型衬底上形成有集电区和浅沟槽隔离，所述浅沟槽隔离位于集电区的两侧；所述浅沟槽隔离底部形成有P型膺埋层和N型膺埋层，所述N型膺埋层与集电区相连；所述集电区和浅沟槽隔离上形成有发射区和介质层，所述介质层与发射区相邻且部分发射区位于介质层上方；隔离侧墙形成于所述介质层和发射区两侧；所述N型膺埋层和P型膺埋层通过深接触孔引出连接金属连线；所述发射区通过接触孔引出连接金属连线
一种 sige bicmos 工艺中的寄生 pnp 器件结构及其制造方法

[发明专利]等间距固定电荷区SOI耐压结构及SOI功率器件-CN201410564619.5有效
发明人：李琦;李海鸥;翟江辉;唐宁;蒋行国;李跃 -专利权人：桂林电子科技大学
申请日： 2014-10-22 - 公布日： 2015-01-07 - 主分类号： H01L29/78 文献下载
摘要：本发明公开一种等间距固定电荷区SOI耐压结构及功率器件，包括自下而上依次叠放的衬底层、介质埋层、有源层、以及多个浓度大于等于1×10¹³cm^-2的高浓度固定电荷区；这些高浓度固定电荷区由介质材料形成，且电荷极性为正；这些高浓度固定电荷区均位于介质埋层上部，且相互之间呈间断设置，并呈等间距分布。本发明不仅可以大大提高介质埋层电场，从而有效提高耐压；而且工艺实现简单，与常规CMOS工艺完全兼容。
间距固定电荷 soi 耐压结构功率器件

[发明专利]具有界面横向变掺杂的SOI耐压结构-CN201110125782.8无效
发明人：胡盛东;周建林;甘平;周喜川;张玲 -专利权人：重庆大学
申请日： 2011-05-16 - 公布日： 2011-09-21 - 主分类号： H01L27/12 文献下载
摘要：本发明公开了一种具有界面横向变掺杂的SOI耐压结构，涉及一种半导体功率器件，包括衬底层、介质埋层、有源半导体层和界面横向变掺杂层，介质埋层设置于衬底层与有源半导体层之间，界面横向变掺杂层设置于介质埋层和有源半导体层之间，本发明采用在介质埋层上界面的有源半导体层内设置横向可变掺杂层，使得该结构用于半导体功率器件中时，横向可变掺杂层末端界面处顶层硅内掺杂浓度较高，从而有效提高器件纵向耐压和器件横向耐压，因此该结构可有效的提高整个器件的耐压
具有界面横向掺杂 soi 耐压结构

[发明专利]一种耐高压隧穿晶体管及其制备方法-CN201210034358.7有效
发明人：崔宁;梁仁荣;王敬;许军 -专利权人：清华大学
申请日： 2012-02-15 - 公布日： 2012-07-11 - 主分类号： H01L29/10 文献下载
摘要：本发明提供一种耐高压隧穿晶体管及其制备方法，该隧穿晶体管包括：半导体衬底；沟道区，形成在所述半导体衬底中，所述沟道区包括一个或多个STI；第一埋层和第二埋层，形成在所述半导体衬底中且分别位于所述沟道区两侧，所述第一埋层为第一类型非重掺杂，所述第二埋层为第二类型非重掺杂；源区和漏区，形成在所述半导体衬底中且分别位于所述第一埋层和第二埋层上，所述源区为第一类型重掺杂，所述漏区为第二类型重掺杂；栅介质和栅极，所述栅介质形成在所述沟道区的浅沟槽隔离STI之上，所述栅极形成在所述栅介质之上。
一种高压晶体管及其制备方法

[发明专利]一种新型功率器件结构-CN201410216641.0在审
发明人：徐帆;花银东;蒋乐乐 -专利权人：上海北京大学微电子研究院
申请日： 2014-05-22 - 公布日： 2015-11-25 - 主分类号： H01L29/78 文献下载
摘要：本发明提出了一种新的SOI LDMOS器件结构，该结构包括半导体衬底层，介质埋层，顶层硅以及场氧层。其中介质埋层采用低K介质材料，顶层硅中漂移区采用分区梯级掺杂，漂移区上表面淀积场氧层，器件栅、漏级采用场板技术。
一种新型功率器件结构

[发明专利]内埋元件电路板及其制造方法-CN202111577601.5在审
发明人：高自强;胡先钦 -专利权人：鹏鼎控股（深圳）股份有限公司;宏启胜精密电子（秦皇岛）有限公司
申请日： 2021-12-22 - 公布日： 2023-06-27 - 主分类号： H05K3/30 文献下载
摘要：接着，设置介质层于电子元件及胶层上之后，移除基板及胶层，以形成内埋层。然后，形成线路层在电子元件上及形成导电连接件在介质层内。接着，贴合覆盖膜在介质层及线路层上。借此，可获得使电子元件内埋于介质层内的内埋层，且与电子元件电性连接的线路层可精准地定位在内埋层的表面上。
元件电路板及其制造方法

[发明专利]基于折叠漂移区的SOI耐压结构及功率器件-CN201410333042.7有效
发明人：李琦;李海鸥;左园;翟江辉 -专利权人：桂林电子科技大学
申请日： 2014-07-14 - 公布日： 2017-09-29 - 主分类号： H01L29/78 文献下载
摘要：本发明公开一种基于折叠漂移区的SOI耐压结构及功率器件，包括自下而上依次叠放的衬底层、介质埋层和有源层，所述有源层内还设有叉指介质槽；该叉指介质槽由至少一个从有源层表面向下延伸的下延介质槽和至少一个从介质埋层表面向上延伸的上延介质槽构成；其中下延介质槽和上延介质槽的高度均小于有源层的厚度，且下延介质槽和上延介质槽在有源层内相互交错设置，每2个相邻的下延介质槽和/或上延介质槽之间存在间隙。本发明通过在功率器件半导体有源层和介质埋层之间设置有多个叉指介质槽来提高横向和纵向耐压，并使得器件的阻断特性获得显著改善。
基于折叠漂移 soi 耐压结构功率器件

[实用新型]基于折叠漂移区的SOI耐压结构及功率器件-CN201420386839.9有效
发明人：李琦;李海鸥;左园;翟江辉 -专利权人：桂林电子科技大学
申请日： 2014-07-14 - 公布日： 2014-11-12 - 主分类号： H01L29/78 文献下载
摘要：本实用新型公开一种基于折叠漂移区的SOI耐压结构及功率器件，包括自下而上依次叠放的衬底层、介质埋层和有源层，所述有源层内还设有叉指介质槽；该叉指介质槽由至少一个从有源层表面向下延伸的下延介质槽和至少一个从介质埋层表面向上延伸的上延介质槽构成；其中下延介质槽和上延介质槽的高度均小于有源层的厚度，且下延介质槽和上延介质槽在有源层内相互交错设置，每2个相邻的下延介质槽和/或上延介质槽之间存在间隙。本实用新型通过在功率器件半导体有源层和介质埋层之间设置有多个叉指介质槽来提高横向和纵向耐压，并使得器件的阻断特性获得显著改善。
基于折叠漂移 soi 耐压结构功率器件

[发明专利]具有高抗闩锁能力的IGBT器件-CN201610298661.6有效
发明人：杨飞;沈千行;朱阳军;卢烁今;田晓丽 -专利权人：江苏中科君芯科技有限公司;中国科学院微电子研究所
申请日： 2016-05-04 - 公布日： 2018-11-06 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及一种具有高抗闩锁能力的IGBT器件，其有源元胞包括第二导电类型基区以及第一导电类型源极区；在第二导电类型基区内设置阻挡环；在IGBT器件的截面上，阻挡环包括第一导电类型埋层以及绝缘介质柱，绝缘介质柱的上端与源极金属接触，第一导电类型埋层位于第一导电类型源极区正下方的一端与绝缘介质柱相接触，第一导电类型埋层的另一端与导电沟道侧壁接触，且第一导电类型埋层在第一导电类型源极区正下方的长度不小于第一导电类型源极区在第二导电类型基区内的长度，第一导电类型埋层与源极金属相互绝缘。
具有高抗闩锁能力 igbt 器件

[实用新型]具有高抗闩锁能力的IGBT器件-CN201620408433.5有效
发明人：杨飞;沈千行;朱阳军;卢烁今;田晓丽 -专利权人：江苏中科君芯科技有限公司;中国科学院微电子研究所
申请日： 2016-05-04 - 公布日： 2016-10-05 - 主分类号： H01L29/739 文献下载
摘要：本实用新型涉及一种具有高抗闩锁能力的IGBT器件，其有源元胞包括第二导电类型基区以及第一导电类型源极区；在第二导电类型基区内设置阻挡环；在IGBT器件的截面上，阻挡环包括第一导电类型埋层以及绝缘介质柱，绝缘介质柱的上端与源极金属接触，第一导电类型埋层位于第一导电类型源极区正下方的一端与绝缘介质柱相接触，第一导电类型埋层的另一端与导电沟道侧壁接触，且第一导电类型埋层在第一导电类型源极区正下方的长度不小于第一导电类型源极区在第二导电类型基区内的长度，第一导电类型埋层与源极金属相互绝缘。
具有高抗闩锁能力 igbt 器件

[发明专利]线性间距分布固定电荷岛SOI耐压结构及功率器件-CN201410564342.6有效
发明人：李海鸥;李琦;翟江辉;唐宁;蒋行国;李跃 -专利权人：桂林电子科技大学
申请日： 2014-10-22 - 公布日： 2017-08-22 - 主分类号： H01L27/092 文献下载
摘要：本发明公开一种线性间距分布固定电荷岛SOI耐压结构及功率器件，包括自下而上依次叠放的衬底层、介质埋层、有源层、以及多个浓度大于等于1×1013cm‑2的高浓度固定电荷区；这些高浓度固定电荷区由介质材料形成，且电荷极性为正；这些高浓度固定电荷区均位于介质埋层上部，且相互之间呈间断设置；在横向耐压方向上，每2个高浓度固定电荷区之间的间距呈线性递减或递增。本发明不仅可以大大提高介质埋层电场，从而有效提高耐压；而且工艺实现简单，与常规CMOS工艺完全兼容。
线性间距分布固定电荷 soi 耐压结构功率器件

[发明专利]一种高压集成功率半导体器件及其制造方法-CN202210447055.1有效
发明人：章文通;唐宁;张科;刘雨婷;乔明;何乃龙;张森;李肇基;张波 -专利权人：电子科技大学;无锡华润上华科技有限公司
申请日： 2022-04-26 - 公布日： 2023-10-27 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种高压集成横向半导体器件及其制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区、第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区、第二导电类型埋层、第一介质层、第二介质氧化层、第三介质氧化层、多晶硅栅电极，第二导电类型埋层位于衬底内，通过刻槽注入后扩散推结形成，所刻槽采用介质填充；所述第二导电类型埋层在关态时在器件体内引入电场峰，增加器件的纵向耐压
一种高压集成功率半导体器件及其制造方法

[发明专利]用于功率器件的具有界面电荷岛SOI耐压结构-CN200910058189.9无效
发明人：张波;胡盛东;李肇基 -专利权人：电子科技大学
申请日： 2009-01-19 - 公布日： 2009-07-08 - 主分类号： H01L29/02 文献下载
摘要：本发明公开了一种用于功率器件的具有界面电荷岛SOI耐压结构，包括半导体衬底层，介质埋层和半导体有源层，在所述介质埋层和半导体有源层的交界面的全部范围或部分范围内设置有伸入至所述半导体有源层内的多个高浓度采用本结构，可以大大提高介质埋层电场，从而有效提高耐压，并且工艺实现简单，与常规CMOS/SOI工艺完全兼容；另外，由于没有采用类似介质槽结构的过多绝缘材料，也就没有附加自热效应产生；同时，将本结构应用于功率器件中，其耐压由于介质埋层电场的显著增强而较常规结构SOI器件大大提高。
用于功率器件具有界面电荷 soi 耐压结构