“介质埋层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果1047143个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法、横向扩散P型金氧半晶体管-CN200610019889.3有效
发明人：李国廷;伍佑国;陈富信;姜安民 -专利权人：台湾积体电路制造股份有限公司
申请日： 2006-03-01 - 公布日： 2007-05-23 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种半导体结构，包括设置于半导体基板上的埋层，埋层为第一型掺杂。第一磊晶层形成于埋层上，其为第二型掺杂。第二磊晶层形成于埋层上，其为第二型掺杂；隔离结构设置于埋层上并设置于第一磊晶层与第二磊晶层之间，且该隔离结构为第一型掺杂。隔离结构与埋层及第三井区交界，以阻挡第一井区与第二井区的漏电流路径。
半导体结构及其形成方法横向扩散型金氧半晶体管

[发明专利]一种动态随机存储器的阵列结构及其制备方法-CN201010105582.1无效
发明人：吴东平;张世理;王鹏飞;张卫 -专利权人：复旦大学
申请日： 2010-02-04 - 公布日： 2010-07-28 - 主分类号： H01L27/108 文献下载
摘要：该动态随机存储器的阵列结构利用竖直MOS场效应晶体管作为动态随机存储器的阵列器件，并用金属硅化物埋层作为连接连续多个竖直MOS场效应晶体管阵列器件的埋层位线。所述的竖直MOS场效应晶体管阵列器件含有埋层金属双栅结构，并且所述的埋层金属双栅结构同时作为该动态随机存储器的阵列结构的埋层字线。本发明所公开的动态随机存储器的阵列结构可以提高动态随机存储器的集成密度、降低埋层位线的电阻率，还可以增强阵列器件的存储性能。同时，本发明还提出了一种动态随机存储器的阵列结构的制备方法。
一种动态随机存储器阵列结构及其制备方法

[实用新型]具有埋层二氧化硅的压力传感器结构-CN201120321842.9有效
发明人：孙海鑫;韩民俊;乔康;顾天刚;陈艳 -专利权人：江苏奥力威传感高科股份有限公司
申请日： 2011-08-31 - 公布日： 2012-05-09 - 主分类号： G01L9/00 文献下载
摘要：具有埋层二氧化硅的压力传感器结构，包括硅片基体，硅片基体的上表层是单晶硅层，在单晶硅层的下部硅片基体内是一层二氧化硅埋层，所述二氧化硅埋层不与单晶硅层直接接触，并且在单晶硅层上设置有偶数个金属连线孔，所述金属连线孔贯通到所述二氧化硅埋层本实用新型提供的新型的二氧化硅埋层结构，在单晶硅材料中形成埋层二氧化硅，用以隔离作为测量电路的顶部硅层与体硅之间因温度升高而造成的漏电流，具有耐高温、低压、低功耗的优势，可以使加工的MEMS硅传感器大幅提高对恶劣测量环境的适应能力
具有二氧化硅压力传感器结构

[实用新型]MEMS器件-CN201620714829.2有效
发明人：闻永祥;季锋;刘琛;覃耀慰;张小丽 -专利权人：杭州士兰集成电路有限公司
申请日： 2016-06-30 - 公布日： 2017-03-15 - 主分类号： B81B7/02 文献下载
摘要：一种MEMS器件，包括基底；多晶埋层，位于所述基底上，所述多晶埋层图形化一个或多个多晶图形；牺牲层，位于所述多晶埋层上，所述牺牲层中具有空腔，所述多晶图形的至少一部分位于所述空腔内；运动质量块层，所述运动质量块层的至少一部分由所述多晶埋层支撑，所述运动质量块层包括位于所述空腔上方的运动质量块，所述运动质量块朝向所述空腔的表面具有向所述空腔突出的突点；防粘附层，位于所述多晶埋层与所述运动质量块层之间的裸露表面上。本实用新型能够减小运动质量块与基底和/或多晶埋层之间的接触面积，以及由于防粘附层的疏水性和低表面粘附力，可以有效地减少或防止粘连。
mems 器件

[发明专利]功率半导体器件-CN202310682947.4在审
发明人：乔明;马鼎翔;王胜铎;王嘉伟;高悦;张波 -专利权人：电子科技大学;电子科技大学广东电子信息工程研究院
申请日： 2023-06-09 - 公布日： 2023-08-08 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种功率半导体器件，通过在器件介质槽内的栅极下方加入屏蔽栅Shield Gate Trench，可以起到辅助耗尽和降低开关损耗的作用。在器件的底部引入埋层，在器件的漏极和埋层之间引入连接区，可以将漏极电位引入到器件的体内，实现将载流子在经过沟道和漂移区后，能够从器件的表面引出。
功率半导体器件

[发明专利]一种双极型晶体管结构及其制作方法-CN201810417864.1在审
发明人：顾学强;范春晖;王言虹;奚鹏程 -专利权人：上海集成电路研发中心有限公司;成都微光集电科技有限公司
申请日： 2018-05-04 - 公布日： 2018-11-23 - 主分类号： H01L29/732 文献下载
摘要：本发明公开了一种双极型晶体管结构及其制作方法，通过在双极型晶体管结构中使用导电埋层取代常规的注入埋层，可在集电极串联电阻上的部分区域实现金属互连，因而可大幅降低集电极串联总体串联电阻，从而有效提高了器件性能；同时，通过使用导电埋层取代注入埋层，可以无需使用外延工艺，直接在衬底上形成双极型晶体管，从而降低了工艺成本。
双极型晶体管结构导电埋层埋层集电极串联电阻双极型晶体管集电极串联串联电阻工艺成本金属互连器件性能外延工艺常规的衬底制作

[发明专利]SOI横向MOSFET器件和集成电路-CN201110003586.3有效
发明人：罗小蓉;姚国亮;雷天飞;王元刚;张波;李肇基 -专利权人：电子科技大学
申请日： 2011-01-10 - 公布日： 2011-08-10 - 主分类号： H01L29/78 文献下载
摘要：的一侧起按顺序设置的平面栅沟道区(14')、源区(11a)、体接触区(10)和源区(11b)；位于体区(9)和漏区(12)之间的有源层(3)为漂移区，漂移区和体区(9)的导电类型相反；有源层(3)在其表面以下设置有半导体埋层(4)，半导体埋层(4)和体区(9)的导电类型相同；所述器件具有槽栅结构(8)和平面栅结构(8')，槽栅结构(8)与体区(9)接触，并且从有源层(3)的表面纵向延伸至介质埋层(2)，平面栅结构(8')形成于体区
soi 横向 mosfet 器件集成电路

[发明专利]静电放电防护结构-CN202111499179.6在审
发明人：林昌民;林志轩;周业宁;邱华琦;李建兴 -专利权人：世界先进积体电路股份有限公司
申请日： 2021-12-09 - 公布日： 2023-06-13 - 主分类号： H01L27/02 文献下载
摘要：本申请公开了一种静电放电防护结构，其中，所述静电放电防护结构包括一P型衬底、一P型结构、一N型埋层、一元件主动区、一P型保护环以及一N型结构。P型结构形成于P型衬底之中，作为P型衬底的电性接触。N型埋层形成于P型衬底中。元件主动区形成于N型埋层之上。P型保护环形成于N型埋层之上，并围绕元件主动区。N型结构形成于N型埋层之上，并位于P型保护环与P型结构之间。
静电放电防护结构

[发明专利]确定光栅掩埋层工艺参数的方法-CN201810319657.2有效
发明人：杨皓宇;李善文 -专利权人：青岛海信宽带多媒体技术有限公司
申请日： 2018-04-11 - 公布日： 2021-06-01 - 主分类号： G02B5/18 文献下载
摘要：本发明提供了一种确定光栅掩埋层工艺参数的方法。确定光栅掩埋层工艺参数的方法包括：制备光栅；定位测试点位置，利用原子力显微镜测试光栅形貌，记录测试点的前值信息；将样品放入金属有机物气相外延设备中进行模拟生长掩埋层；取出样品后再利用原子力显微镜测试光栅形貌，记录测试点的后值信息；比较模拟生长掩埋层后的测试点的前值信息与后值信息，调节工艺参数，得到最优工艺参数。通过对光栅进行模拟生长掩埋层，确定最优工艺参数。提高工艺参数的验证准确性，降低验证时间，可以有效的降低研发成本。
确定光栅掩埋工艺参数方法

[发明专利]一种具有N型浮空埋层的RESURF HEMT器件-CN201710137633.0有效
发明人：罗小蓉;彭富;杨超;吴俊峰;魏杰;邓思宇;张波;李肇基 -专利权人：电子科技大学
申请日： 2017-03-09 - 公布日： 2019-11-29 - 主分类号： H01L29/778 文献下载
摘要：本发明属于半导体技术领域，涉及一种具有N型浮空埋层RESURF HEMT器件。本发明的技术方案，通过引入P型缓冲层及N型浮空埋层，P型缓冲层与沟道处2DEG形成RESURF效应，调制器件横向电场；N型浮空埋层与P型缓冲层形成PN结，阻断状态时，N型浮空埋层调制体内电场分布，并有效改善了漏电极端的电场集中效应，且不会引入附加寄生电容；同时，在N型浮空埋层左侧末端会引入一个新的电场尖峰，使得器件表面电场分布更加均匀，从而提高器件的击穿电压。
一种具有型浮空埋层 resurfhemt 器件

[实用新型]一种具有异质埋层的RF LDMOS器件-CN201420417035.0有效
发明人：刘正东;曾大杰;张耀辉 -专利权人：昆山华太电子技术有限公司
申请日： 2014-07-28 - 公布日： 2015-01-21 - 主分类号： H01L29/78 文献下载
摘要：本实用新型公开了一种具有异质埋层的RF LDMOS器件，本实用新型在传统的器件结构基础上，在高掺杂衬底和外延层之间加入异质埋层，该异质埋层与高掺杂衬底和外延层具有相反的掺杂类型，源端金属引线与高掺杂衬底之间通过导电沟槽相连接，导电沟槽穿过异质埋层与高掺杂衬底相接触。本实用新型的RF LDMOS器件由于异质埋层对高掺杂衬底和外延层的耗尽作用，降低了管芯的损耗，是管芯能方便地与无源元件集成，有助于降低封装管内匹配电路的难度，同时芯片可进一步减薄，改善散热性能。
一种具有异质埋层 rf ldmos 器件

[发明专利]半导体光元件及其制造方法-CN202111359885.0在审
发明人：伊藤友树;江川满 -专利权人：住友电气工业株式会社
申请日： 2021-11-17 - 公布日： 2022-07-08 - 主分类号： H01S5/20 文献下载
摘要：半导体光元件集成有射出光的发光区域和调制光的调制器区域，具备：第一台面，其设置于发光区域，沿光的传播方向延伸，向与光的传播方向交叉的方向突出，包含活性层；第一隐埋层及第二隐埋层，它们设置于与光的传播方向交叉的方向上的第一台面的两侧，沿第一台面的突出方向依次层叠；第一半导体层，其设置于第一台面及第二隐埋层之上；第二台面，其设置于调制器区域，沿光的传播方向延伸，向与光的传播方向交叉的方向突出，包含光吸收层；及第三隐埋层，其设置于第二台面的两侧，第一半导体层及第一隐埋层具有第一导电型，第二隐埋层具有与第一导电型不同的第二导电型，第三隐埋层为半绝缘性的半导体层。
半导体元件及其制造方法

[发明专利]一种静电保护器件-CN202310956985.4在审
发明人：范炜盛;苏庆;韦敏侠 -专利权人：华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
申请日： 2023-07-31 - 公布日： 2023-09-15 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种静电保护器件，包括衬底；位于衬底上方的N型埋层和P型埋层；位于N型埋层和所述P型埋层上方的外延层；位于外延层中且N型埋层上方从左至右间隔交错排列的N阱和P阱；N阱通过N深阱与N型埋层短接在一起，位于N型埋层上方左右两端位置的N阱中设有N+区和P+区，其余N阱中设有P+区，P阱中设有P+区，各个区之间皆设有浅沟槽隔离；设有N+区和P+区的N阱为基区，从基区的N+区中引出接高压；N阱中的P+区为发射区接高压
一种静电保护器件

[实用新型]一种单向低电容TVS二极管-CN201720267499.1有效
发明人：徐远;曹德祥 -专利权人：苏州矽航半导体有限公司
申请日： 2017-03-20 - 公布日： 2017-12-12 - 主分类号： H01L29/861 文献下载
摘要：本实用新型涉及一种单向低电容TVS二极管，包括P+衬底；第一N型外延层，形成于P+衬底上；第二N型外延层，形成于第一N型外延层上；第一N型埋层区、第二N型埋层区和P型埋层区，均形成于第一N型外延层中并延伸至P+衬底和第二N型外延层中，第二N型埋层区与第一N型埋层区相连接；N型掺杂区，形成于第二N型外延层中并与第一N型埋层区相连接；P型注入区，形成于第二N型外延层中并与P型埋层区相连接；P+注入区和N+注入区
一种单向电容 tvs 二极管

[发明专利]绝缘体上硅器件及其制造方法-CN201110068757.0有效
发明人：迪斯尼·R·唐纳德 -专利权人：成都芯源系统有限公司
申请日： 2011-03-18 - 公布日： 2011-08-24 - 主分类号： H01L21/74 文献下载
摘要：一种在半导体衬底上的绝缘层上方形成耗尽屏蔽埋层的方法，其中所述耗尽屏蔽埋层形成于第一半导体层中，所述第一半导体层形成于绝缘层上，所述绝缘层形成于半导体衬底上，包括：在所述绝缘层上形成具有第一导电类型的阱区域；及注入第二导电类型的掺杂剂形成具有第二导电类型的埋层，所述埋层位于所述阱区域和所述绝缘层之间。
绝缘体器件及其制造方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top