“介电层内”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9806059个，建议您升级VIP下载更多相关专利

[发明专利]内连接结构-CN202210314558.1在审
发明人：郑凯方;张孝慷 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-28 - 公布日： 2022-08-30 - 主分类号： H01L23/538 文献下载
摘要：一种内连接结构，包括一第一介电层、一第一导电特征部件、一第二介电层、一导电层、一衬层、一第三介电层、一第二导电特征部件以及一第一上盖层。第一导电特征部件设置于第一介电层内。第二介电层形成于第一介电层上，且第二介电层与第一介电层直接接触。导电层设置于第二介电层内。衬层设置于导电层与第二介电层之间。第三介电层形成于第二介电层上第二导电特征部件设置于第三介电层内。第一上盖层设置于第二导电特征部件与第三介电层之间。
连接结构

[发明专利]记忆体元件-CN201911347370.1在审
发明人：吴昭谊 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-12-24 - 公布日： 2021-03-26 - 主分类号： H01L45/00 文献下载
摘要：一种记忆体元件，包含介电层、下电极、内金属介电层、相变化元件和上电极。下电极位于介电层内。内金属介电层位于介电层上方。相变化元件位于内金属介电层中。上电极位于相变化元件上方，上电极至少透过一气隙与介电层分离，其中气隙不具有内金属介电层和相变化元件的材料。
记忆体元件

[发明专利]双层多孔性介电层和半导体介电层内连线结构的制造方法-CN200710138378.8有效
发明人：余振华;卢永诚;郑培仁;周家政;林耕竹;柯忠祁;包天一;郑双铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2007-08-01 - 公布日： 2008-07-23 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种双层多孔性介电层和半导体介电层内连线结构及其制造方法。该双层多孔性介电层和半导体介电层内连线结构包括底层介电层和顶层介电层。底层介电层与顶层介电层的原子成分相同，但介电常数值较高，且底层介电层成为顶层介电层的蚀刻停止层，顶层介电层可作为化学机械研磨停止层。双层多孔性介电层和半导体介电层内连线结构的制造方法包括形成具有第一成孔剂含量的底层介电层；形成顶层介电层，其成孔剂含量较上述第一成孔剂含量高；进行固化工艺，以使底层介电层残留的成孔剂含量比顶层介电层少。本发明使得顶部介电层的介电常数较低，同时维持与现有技术较高介电常数的单层介电层同样的薄膜硬度，并可降低工艺成本。
双层多孔性介电层半导体介电层内连线结构制造方法

[发明专利]多层陶瓷电容器-CN202210667038.9在审
发明人：金帝中;李志元;郑叡眞;李在濬 -专利权人：三星电机株式会社
申请日： 2022-06-13 - 公布日： 2023-05-30 - 主分类号： H01G4/12 文献下载
摘要：所述多层陶瓷电容器包括：主体，包括交替设置的介电层及第一内电极和第二内电极，且所述介电层介于第一内电极和第二内电极之间；第一外电极，设置在所述主体上并连接到所述第一内电极；以及第二外电极，设置在所述主体上并连接到所述第二内电极所述介电层包括与所述第一内电极相邻的第一介电层、与所述第二内电极相邻的第二介电层以及设置在所述第一介电层和所述第二介电层之间的第三介电层。D1D3且D2D3，其中，D1是包括在所述第一介电层中的介电晶粒的平均粒径，D2是包括在所述第二介电层中的介电晶粒的平均粒径，并且D3是包括在所述第三介电层中的介电晶粒的平均粒径。
多层陶瓷电容器

[发明专利]具有气隙的半导体结构-CN202010078703.1有效
发明人：徐庆斌;王志荣;张竹君;杨国裕;林家辉;马瑞吉 -专利权人：联华电子股份有限公司
申请日： 2020-02-03 - 公布日： 2023-08-01 - 主分类号： H01L23/482 文献下载
摘要：本发明公开一种具有气隙的半导体结构，包含介电堆叠，包含第一介电层，设于基底上、第二介电层，设于第一介电层上，以及第三介电层，设于第二介电层上；第一导电层，设于介电堆叠内；第二导电层，设于介电堆叠内，且与第一导电层区隔开，其中第一导电层和第二导电层位于同一平面上；以及类十字形气隙，设于介电堆叠内，且位于第一导电层和第二导电层之间；以及氧化层，设置在类十字形气隙内的第二介电层的侧壁上。
有气半导体结构

[发明专利]相变化存储装置及其制造方法-CN200710104503.3无效
发明人：陈达;卓言;许宏辉;叶吉田;蔡铭进 -专利权人：财团法人工业技术研究院;力晶半导体股份有限公司;南亚科技股份有限公司;茂德科技股份有限公司;华邦电子股份有限公司
申请日： 2007-05-25 - 公布日： 2008-11-26 - 主分类号： H01L45/00 文献下载
摘要：本发明提供了一种相变化存储装置及其制造方法，该相变化存储装置包括：第一电极，设置于第一介电层内；第二介电层，设置于该第一介电层与该第一电极之上；相变化材料层，设置于该第二介电层内并电连接该第一电极；第三介电层，设置于该第二介电层之上；第二电极，设置于该第三介电层内并电连接该相变化材料层；以及至少一空室(gap)，设置于该第一介电层与该第二介电层之内，以至少隔离部分的该相变化材料层与其邻近的该第一介电层或该第二介电层
相变存储装置及其制造方法

[发明专利]内连线结构-CN202010959996.4在审
发明人：杨士亿;李明翰;眭晓林 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-09-14 - 公布日： 2021-03-16 - 主分类号： H01L23/532 文献下载
摘要：本发明实施例公开了一种内连线结构。一种例示性的内连线结构，包括：第一接触部件，于第一介电层中；第二介电层，于第一介电层上方；第三介电层，于第二介电层上方；第二接触部件，延伸穿过第二介电层及第三介电层；及石墨烯层，于第二接触部件及第三介电层之间
连线结构

[发明专利]铜导线镶嵌结构-CN200410018458.6无效
发明人：郭强 -专利权人：上海宏力半导体制造有限公司
申请日： 2004-05-19 - 公布日： 2005-11-23 - 主分类号： H01L23/52 文献下载
摘要：本发明提供一种铜导线镶嵌结构，它利用在内金属介电层中，形成一具有较内金属介电层的介电常数值高且电性与机械性能均较内金属介电层优异的介电层，来防止当VLSI进入深亚微米工艺时，因选用介电常数较低的内金属介电材质来与铜导线搭配，所引起的漏电流并提升内金属介电层电击穿的寿命与铜导线与内金属介电层间的附着力。
导线镶嵌结构

[发明专利]内连线结构及其制作方法-CN200510118495.9有效
发明人：许丰裕;刘志建;黄俊杰;陈哲明 -专利权人：联华电子股份有限公司
申请日： 2005-10-27 - 公布日： 2007-05-02 - 主分类号： H01L23/522 文献下载
摘要：一种内连线结构，此内连线结构包括一衬底、一第一介电层、一双镶嵌结构、一第一光吸收层、一第二介电层以及一第二光吸收层。第一介电层配置于衬底上。第一光吸收层配置于衬底与第一介电层之间。双镶嵌结构配置于第一介电层与第一光吸收层中，并且与衬底的一导电区电性连接。第二介电层配置于第一介电层上。第二光吸收层配置于第一介电层与第二介电层之间。
连线结构及其制作方法

[发明专利]内连结构的形成方法-CN200810176070.7无效
发明人：陈能国;曾国华;蔡正原 -专利权人：台湾积体电路制造股份有限公司
申请日： 2008-11-11 - 公布日： 2010-01-27 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种在半导体集成电路中的内连结构的形成方法。本发明的内连结构的形成方法通过双镶嵌工艺形成内连导线与介层物，包括：于一基板的表面上形成一介层物介电层；形成一蚀刻停止层于该介层物介电层之上；图案化该蚀刻停止层，以形成多个穿透该蚀刻停止层内的开口；形成一沟槽介电层于经图案化的该蚀刻停止层之上；于该沟槽介电层内形成多个沟槽开口，所述多个沟槽开口分别位于该蚀刻停止层内的所述多个开口上；以及穿透该沟槽介电层内与该蚀刻停止层内的所述多个开口而于该介层物介电层内形成多个介层物开口。本发明免除了起因于介层物与沟槽硬掩模间的误对准情形所造成的金属桥接/断路等问题。避免了高深宽比蚀刻开口所遭遇问题。
结构形成方法

[实用新型]内埋式衬底-CN202220270569.X有效
发明人：许柏扬;黄敏龙;张谦维;杨丛原;郭政佐;陈建智;蔡允顺 -专利权人：日月光半导体制造股份有限公司
申请日： 2022-02-10 - 公布日： 2022-07-26 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供了一种内埋式衬底。该内埋式衬底包括：第一介电层；位于第一介电层上的第二介电层，第一介电层和第二介电层具有接合面；埋置在第一介电层和第二介电层中的半导体管芯，半导体管芯的有源面与接合面之间的距离小于半导体管芯的晶背与接合面之间的距离本实用新型的上述内埋式衬底至少可以解决内埋于衬底中管芯有源面上的介电层厚度不均匀的问题。
内埋式衬底

[发明专利]多层电容器-CN202010579680.2在审
发明人：李尚锺;张修逢;尹熙洙 -专利权人：三星电机株式会社
申请日： 2020-06-23 - 公布日： 2021-06-18 - 主分类号： H01G4/30 文献下载
摘要：本发明提供一种多层电容器，所述多层电容器包括电容器主体，所述电容器主体包括第一介电层和第二介电层、多个第一内电极和多个第二内电极以及第一外电极和第二外电极。第一内电极和第二内电极在第一介电层中的每个上设置为彼此间隔开。第一内电极和第二内电极设置在第二介电层中的每个上设置为彼此间隔开。第一介电层和第二介电层在第一方向上交替层叠，使得第一介电层上的第一内电极和第二介电层上的第二内电极在第一方向上彼此叠置，并且第一介电层上的第二内电极和第二介电层上的第一内电极在第一方向上彼此叠置。
多层电容器

[发明专利]一种芯片内埋的模块结构-CN202310137300.3在审
发明人：张鑫;卢赟;张钰 -专利权人：捷蒽迪电子科技（上海）有限公司
申请日： 2023-02-20 - 公布日： 2023-05-16 - 主分类号： H01L23/49 文献下载
摘要：本发明公开了一种芯片内埋的模块结构，包括：第一介电层、第二介电层、第三介电层，设置在第一介电层的内埋芯片；设置在第二介电层远离第一介电层一面的储能器件；设置在第三介电层远离第一介电层一面的对外引脚，通过将内埋芯片的芯片引脚背离对外引脚方向并朝向储能器件方向设置减小敏感回路的路径
一种芯片模块结构

[发明专利]一种三维集成电路结构的制作方法和三维集成电路结构-CN201210261929.0有效
发明人：凌龙 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-07-26 - 公布日： 2014-02-12 - 主分类号： H01L21/768 文献下载
摘要：该方法包括：提供基底；在基底上形成第一芯片介电层，在第一芯片介电层中形成第一芯片凹槽，在第一芯片凹槽中嵌入第一芯片；在第一芯片介电层上形成第一通孔介电层，在第一通孔介电层内形成第一导电通孔和第一导电沟槽；在第一通孔介电层上形成第二芯片介电层，在第二芯片介电层中形成第二芯片凹槽，在第二芯片凹槽中嵌入第二芯片；在第二芯片介电层上形成第二通孔介电层，在第二通孔介电层内形成第二导电通孔、在第二芯片介电层和第二通孔介电层内形成第三导电通孔，在第二通孔介电层内形成第二导电沟槽。
一种三维集成电路结构制作方法

[实用新型]集成芯片-CN202320998641.5有效
发明人：刘建宏;黄国钦;庄学理;吴伟成 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-04-27 - 公布日： 2023-10-13 - 主分类号： H01L23/532 文献下载
摘要：本实用新型与集成芯片相关，集成芯片包括覆盖衬底的第一介电层和在第一介电层内的第一导电互连线。接合层在第一介电层上方。接合层包括接合介电层和在接合介电层中的接合互连线。第一带电介电层在沿第一介电层的底部。第二带电的介电层在沿第一介电层的顶部。第一带电介电层和第二带电介电层具有相同的极性。
集成芯片

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条