[发明专利]一种基于增强型N沟道与增强型P沟道GaN基晶体管的SRAM存储单元电路结构在审
| 申请号： | 202310581347.9 | 申请日： | 2023-05-22 |
| 公开（公告）号： | CN116863982A | 公开（公告）日： | 2023-10-10 |
| 发明（设计）人： | 侯斌;牛雪锐;杨凌;马晓华;张濛;王博麟;武玫;芦浩;郝跃 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | G11C11/417 | 分类号： | G11C11/417;H01L29/20;H01L29/205;H10B10/00 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 王海栋 |
| 地址： | 710071*** | 国省代码： | 陕西;61 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明公开了一种基于增强型N沟道与增强型P沟道GaN基晶体管的SRAM存储单元电路结构，包括：第一控制读写晶体管N3、第一反相器、第二控制读写晶体管N4和第二反相器；第一反相器的输出端与第二反相器的输入端和第一控制读写晶体管N3的漏端相连；第二反相器的输出端与第一反相器的输入端和第二控制读写晶体管N4漏端相连；第一反相器的P沟道晶体管P1和第二反相器的P沟道晶体管P2均为氮化镓P沟道增强型异质结晶体管；第一反相器的N沟道晶体管N1、第二反相器的N沟道晶体管N2、第一控制读写晶体管N3和第二控制读写晶体管N4均为氮化镓N沟道增强型异质结晶体管。本发明提高了GaN基SRAM存储单元电路的工作效率的同时降低了静态功耗。 | ||
| 搜索关键词： | 一种 基于 增强 沟道 gan 晶体管 sram 存储 单元 电路 结构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310581347.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种组件拓扑图绘制方法及相关装置
- 下一篇：一种厚光刻胶的涂布方法
- 同类专利
- 半导体设备-201810390512.1
- 横山佳巧;桥爪毅;佐野聪明 - 瑞萨电子株式会社
- 2018-04-27 - 2023-10-24 - G11C11/417
- 一种半导体设备包括：存储器单元，具有通过从电源线VSS和VDD施加的电压驱动的存储器单位；以及存储器单元电位控制器，用于调整施加于存储器单位的电压的电位。存储器单元电位控制器包括设置在电源线VSS和ARVSS之间的第一电位调整部以及设置在电源线VDD与ARVSS之间的第二电位调整部。此外，存储器单元电位控制器通过第一电位调整部基于在电源线VSS与存储器单位的第一端部之间提供的第一电流来调整电源线ARVSS的电位，并且通过第二电位调整部调整在电源线VDD与ARVSS之间提供的第二电流，从而快速地稳定施加于存储器单位的电位。
- SRAM存储单元-202010134136.7
- 蒋建伟 - 上海华虹宏力半导体制造有限公司
- 2020-03-02 - 2023-10-20 - G11C11/417
- 本发明涉及一种半导体集成电路，具体涉及一种SRAM存储单元。其中包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管，以及第一传输管和第二传输管；第一传输管的第一端连接第一位线，第一传输管的另一端连接第一存储节点；第二传输管的第一端连接第二位线，第二传输管的另一端连接第二存储节点；第一存储节点还连接第一NMOS管的漏极、第二PMOS管的漏极、第三PMOS管的栅极、第四PMOS管的栅极、第五PMOS管的栅极和第二NMOS管的栅极；本发明可以解决相关技术中静态噪声容限低、漏电功耗高的问题，提高静态噪声容限以提高SRAM存储单元的良率，降低静态模式下的漏电功耗，进而更适合超低漏电的应用。
- 一种基于增强型N沟道与增强型P沟道GaN基晶体管的SRAM存储单元电路结构-202310581347.9
- 侯斌;牛雪锐;杨凌;马晓华;张濛;王博麟;武玫;芦浩;郝跃 - 西安电子科技大学
- 2023-05-22 - 2023-10-10 - G11C11/417
- 本发明公开了一种基于增强型N沟道与增强型P沟道GaN基晶体管的SRAM存储单元电路结构，包括：第一控制读写晶体管N3、第一反相器、第二控制读写晶体管N4和第二反相器；第一反相器的输出端与第二反相器的输入端和第一控制读写晶体管N3的漏端相连；第二反相器的输出端与第一反相器的输入端和第二控制读写晶体管N4漏端相连；第一反相器的P沟道晶体管P1和第二反相器的P沟道晶体管P2均为氮化镓P沟道增强型异质结晶体管；第一反相器的N沟道晶体管N1、第二反相器的N沟道晶体管N2、第一控制读写晶体管N3和第二控制读写晶体管N4均为氮化镓N沟道增强型异质结晶体管。本发明提高了GaN基SRAM存储单元电路的工作效率的同时降低了静态功耗。
- 存算单元及存内计算电路-202210247955.1
- 孙亚男;李智;何卫锋;王琴;毛志刚 - 上海交通大学
- 2022-03-14 - 2023-09-22 - G11C11/417
- 本发明提供了一种存算单元及存内计算电路，包括：6T SRAM单元，用于存储数字域的权重数据；若干个或非门，每个所述或非门的第一输入端均连接所述6T SRAM单元的权重点，每个所述或非门的第二输入端分别接收数字域的输入数据，每个所述或非门的输出端输出该或非门接收的所述输入数据和所述权重数据的部分积。本发明可以在数字域内进行近似乘法计算，以使得计算电路具有高性能、低功耗和高鲁棒性的优势。
- 时钟占空比检测电路、时钟处理电路及DDR存储器系统-202210184200.1
- 刘成;唐东升 - 上海格易电子有限公司
- 2022-02-23 - 2023-09-01 - G11C11/417
- 本发明提供了一种时钟占空比检测电路、时钟处理电路及DDR存储器系统，为电荷泵增设了第一充电支路和第二充电支路，且放电支路通过第一开关连接第一电容的第一端，通过第二开关连接第二电容的第一端，由此在电荷泵的工作过程中，当时钟信号为高电平时，第一开关导通，第二开关断开，在放电支路对第一电容放电的同时第一充电支路对第一电容充电，当时钟信号为低电平时，第二开关导通，第一开关断开，在放电支路对第二电容放电的同时第二充电支路对第二电容充电，由此即使被检测的时钟信号的频率很低时，也能保证电荷泵输出到比较器的正负输入端的电压信号的电压值不会低于比较器的共模输入范围，避免时钟占空比检测结果出现错误的问题。
- 写辅助电路、静态随机存取存储器及其操作方法-202310742181.4
- 朱家国;周戬 - 苏州宽温电子科技有限公司
- 2023-06-21 - 2023-09-01 - G11C11/417
- 本发明涉及一种写辅助电路、静态随机存取存储器及其操作方法，写辅助电路包括电压跟踪电路和功率控制电路，电压跟踪电路基于外部时钟信号而参考两个定时延迟信号确定写使能信号的脉宽，其中，两个定时延迟信号分别由电源电压和外围电路电源电压供电；功率控制电路响应于所述写使能信号而对存储单元内部电源电压进行放电以提供所述存储单元内部电源电压。本发明在进行宽电压设计时，自动跟踪电源电压和外围电路电源电压的变化，在保持模式和读模式下保证存储单元的稳定，并且避免在写模式下两者差距过大而导致的写操作困难的问题。
- 用于高速SRAM的高可靠可编程复制位线时钟控制系统-202011519716.4
- 胡春艳;陆时进;陈雷;李建成;马浩;刘琳;任荣康;刘晨静;赵佳;刘劭璠 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2020-12-21 - 2023-08-29 - G11C11/417
- 本发明公开了一种用于高速SRAM的高可靠可编程复制位线时钟控制系统，包括：时钟控制电路，用于根据外部读字线控制信号RWL产生字线选通信号SWL，根据复制位线电位RBL产生灵敏放大器使能信号SAE；可编程复制位线，用于根据字线选通信号SWL对可编程复制位线中的预充管和放电单元进行协同控制，并输出实时的复制位线电位RBL；存储单元阵列，用于根据灵敏放大器使能信号SAE，进行读操作。本发明克服了常规复制位线控制电路的问题，消除了在特殊读字线输入条件下引发的不必要功耗损失和读控制时序异常，大幅提高了可编程复制位线结构的操作可靠性，降低了各工作条件下的功耗开销。
- 集成电路及其形成方法-202310460694.6
- 王振印;廖思雅;黄瑞乾 - 台湾积体电路制造股份有限公司
- 2023-04-26 - 2023-08-22 - G11C11/417
- 一种集成电路，包括多个SRAM单元。每个SRAM单元包括第一反相器，第一反相器具有垂直堆叠在第一有源区中的第一N型晶体管和第一P型晶体管。SRAM单元包括与第一反相器交叉耦接的第二反相器，并且第二反相器包括垂直堆叠在第二有源区中的第二N型晶体管和第二P型晶体管。SRAM单元包括将第一反相器的输出端电连接到第二反相器的输入端的对接接触件。对接接触件至少部分地位于第一有源区域内。本申请的实施例还公开了一种形成集成电路的方法。
- 存内计算单元SRAM、存内计算芯片及存内计算方法-202310418256.3
- 任二样;许康为;杨子翼;刘哲宇;乔飞 - 每刻深思智能科技（北京）有限责任公司
- 2023-04-19 - 2023-08-18 - G11C11/417
- 本发明公开了一种存内计算单元SRAM，包括第一晶体管Q1、第二晶体管Q2、第一反相器INV1、第二反相器INV2和运算开关AS；第一反相器INV1和第二反相器INV2串联成闭合回路，该闭合回路具有第一节点P1和第二节点P2，第一晶体管Q1的源极S连接第一节点P1；第二晶体管Q2的源极S连接第二节点P2；第一晶体管Q1的栅极G和第二晶体管Q2的栅极G均与字线WL连接；第一晶体管Q1的漏极D连接取反位线BLB；第二晶体管Q2的漏极D连接位线BL；运算开关AS的一端连接第二节点P2，运算开关AS的另一端连接电荷共享线Z；运算开关AS在外部输入的运算控制信号Xin的控制下闭合或断开。
- 一种面向异质集成的CMOS接口电路-202110552826.9
- 金大中 - 南京昉芯微电子有限公司
- 2021-05-20 - 2023-08-15 - G11C11/417
- 本发明提供了一种面向异质集成的CMOS接口电路，包括：放大电路和双模码字转换电路。通过放大器电路实现信号放大，通过双模码字转换电路实现归零码转非归零码并输出。本发明公开的接口电路具有信噪比高，全自动进行归零码转非归零码，误码率低，延迟低，功耗低等优点；本发明适用于异质集成的接口电路中。
- 自回存10T-SRAM单元、阵列结构、及存内运算全阵列激活电路-202310463317.8
- 蔺智挺;金芊;吴秀龙;彭春雨;戴成虎;卢文娟;赵强;周永亮;李鑫;刘玉;郝礼才 - 安徽大学
- 2023-04-26 - 2023-07-21 - G11C11/417
- 本发明涉及动态随机存取存储技术领域，更具体的，涉及一种自回存10T‑SRAM单元、基于该种自回存10T‑SRAM单元构建的阵列结构、以及基于该种阵列结构构建的存内运算全阵列激活电路。本发明提供的自回存10T‑SRAM单元，通过复用电源端和地端，控制各个晶体管之间导通与关断相互配合，在单元内部进行充放电。不仅可以多种存内运算，还能实现自动回存运算结果，不需要额外的面积开销和功耗开销，应用场景更加广泛；并且两个操作符的输入相互独立，比传统结构更加灵活。
- 一种宽电压域SRAM读写时序控制电路及方法-202310495657.9
- 刘政林;邓茜;于润泽;黎振豪;汪钊旭 - 华中科技大学
- 2023-05-05 - 2023-07-14 - G11C11/417
- 本发明提供了一种宽电压域SRAM读写时序控制电路及方法。控制电路包括：信号锁存模块，在时钟上升沿锁存地址信号、数据信号、使能信号和读写选择信号；时序控制模块根据锁存的使能信号和读写选择信号产生读写操作开启信号和读写标志信号；根据位线放电时间产生复位信号、读出使能信号和预充电使能信号；写驱动模块根据读写操作开启信号、地址信号和写标志信号，产生行选信号和写字线信号；读驱动模块根据读写操作开启信号、行选信号、地址信号和读标志信号产生读字线信号；复制列模块根据复制列的读字线信号进行读操作，并将位线信号输出给时序控制模块。实现了精确控制读操作和写操作的开启和结束时间。
- 自适应控制电路-202211419209.2
- 王道平 - 联发科技股份有限公司
- 2022-11-14 - 2023-06-20 - G11C11/417
- 本发明提供了一种静态随机存取存储器(SRAM)的自适应控制电路，包括切换电路、正向二极管接法晶体管、反向二极管接法晶体管和第一延迟电路。切换电路由电源电压供电并耦接至第一节点。反向二极管接法晶体管和正向二极管接法晶体管并联耦接在第一节点和第二节点之间。第一延迟电路耦接于第二节点与接地电压之间。本发明的自适应控制电路不仅提供了可接受的操作速度，而且还保持了足够的读取余量。
- 一种四晶体管静态随机存取存储器和存取方法-202310181912.2
- 王立中 - 芯立嘉集成电路（杭州）有限公司
- 2023-03-01 - 2023-06-06 - G11C11/417
- 本发明公开了一种四晶体管静态随机存取存储器和存取方法，其中所述存储器包括：四晶体管记忆体单元；写入驱动电路和/或读取电路，所述写入驱动电路包括第三P型写场效应管、第四P型写场效应管、第五N型写场效应管和第六N型写场效应管，其中所述第三P型写场效应管栅极和第五N型写场效应管漏极相连第一写入节点，所述第四P型写场效应管栅极和第六N型写场效应管漏极相连形成第二写入节点，第三P型写场效应管、第四P型写场效应管栅漏交错连接；所述第一写入节点连接其中一个N型访问场效应管的源极为所述第一存储节点选择接地或充电电压，所述第二写入节点连接另一个N型访问场效应管源极为所述第二存储节选择接地或充电电压。
- 数据处理方法和计算机设备-202310166922.9
- 艾力;李栋 - 杭州智芯科微电子科技有限公司
- 2023-02-15 - 2023-06-06 - G11C11/417
- 本发明实施例提供了一种数据处理方法和计算机设备，该方法应用于计算机设备，计算机设备中包括控制单元、存储器与计算单元，存储器包括存储阵列，每个存储阵列包括多个存储单元，控制单元根据当前存储阵列的位置将权重参数写入当前存储阵列的多个存储单元，并将计算信号发送至计算单元；计算单元响应于计算信号，根据上一个存储阵列的位置，获取上一个存储阵列的多个存储单元中存储的权重参数，并对上一个存储阵列的多个存储单元中存储的权重参数进行计算。从而在计算单元对存储器之前存储的权重参数进行计算时，控制单元可向存储器写入新的权重参数，实现了写入数据与计算数据的并行运行，提高了计算单元与存储器的使用效率。
- SRAM动态阵列电源控制电路-202110528326.1
- 郭玮;王志超;刘云搏;丛伟林 - 成都华微电子科技股份有限公司
- 2021-05-14 - 2023-05-16 - G11C11/417
- SRAM动态阵列电源控制电路，涉及集成电路技术，本发明包括至少一个输出电压选择器，所述输出电压选择器由电流输出端相连的第一MOS管和第二MOS管构成，其中第一MOS管的电流输入端接第一电平端VDD，第二MOS管的电流输入端接第二电平端Vcc，两个MOS管的电流输出端作为输出电压选择器的输出端，与SRAM存储单元的电源线连接。本发明采用了多阈值CMOS组合设计技术，使得本发明在提高性能的同时，降低了功耗。
- 一种兼具乘加功能的存储器-202310066346.0
- 方华;赵信 - 上海高性能集成电路设计中心
- 2023-02-06 - 2023-05-09 - G11C11/417
- 本发明涉及一种兼具乘加功能的存储器，包括基于8T存储单元的存储阵列、地址译码器、读写数据通路和读写控制模块，还包括CIM控制电路；所述地址译码器、读写数据通路和读写控制模块，用于控制所述存储阵列进行读操作或写操作；所述CIM控制电路用于完成对输入的二进制数据和存储于所述存储阵列中的二进制数据的乘加运算。本发明能够有效提高计算性能，同时提高能效。
- SRAM单元以及SRAM-202223333035.6
- 王国庆;张骥;叶甜春;朱纪军;李彬鸿;罗军;赵杰;黎婉雯;朱伟 - 广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
- 2022-12-13 - 2023-05-05 - G11C11/417
- 本申请提供了一种SRAM单元以及SRAM，该SRAM单元包括锁存器、第一反相器以及第二反相器，其中，锁存器包括第一输入端、第二输入端、第一输出端以及第二输出端；第一反相器的输入端与锁存器的第一输出端电连接，第一反相器的输出端与锁存器的第一输入端电连接；第二反相器的输入端与锁存器的第二输出端电连接，第二反相器的输出端与锁存器的第二输入端电连接。保证了第一反相器以及第二反相器可以使得锁存器的背栅电位做出自适应变化，以使得SRAM单元的阈值电压进行自适应调控，保证了SRAM单元的静态噪音容限较大，解决了现有技术中的SRAM由于噪声容限较小导致性能差的问题，保证了SRAM单元的性能较好。
- 一种应用于RRAM存算电路的电流减法电路及方法-202310103377.9
- 周玉梅;黎涛;乔树山;尚德龙 - 中科南京智能技术研究院
- 2023-02-08 - 2023-04-28 - G11C11/417
- 本发明公开了一种应用于RRAM存算电路的电流减法电路及方法，旨在解决现有技术中使用电流比较器对存算乘累加结果进行量化操作存在量化逻辑复杂、量化周期长的问题，包括第一钳位电路、第二钳位电路、PMOS电流镜电路和NMOS电流镜电路；所述PMOS电流镜电路包括8个PMOS晶体管，所述NMOS电流镜电路包括4个NMOS晶体管；通过检测减法电路中流过两个电流支路的电流大小判断RRAM阵列乘累加运算结果的符号与大小。本发明通过电流镜结构的电路实现减法运算，运算逻辑较为简单，减小了电路的复杂性和设计难度。
- 一种全数字存内计算装置-202211702707.8
- 乔树山;曹景楠;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-12-29 - 2023-04-28 - G11C11/417
- 本发明公开一种全数字存内计算装置，涉及存内计算领域，该装置中SRAMWL驱动输入激活驱动模块用于为SRAM单元提供字线激励和输入激励，在不同的阶段提供不同的激励；SRAM读/写控制模块与位线相连，SRAM读/写控制模块用于为SRAM单元在存储模式时提供存数时的位线驱动；存储模式数据通路用于提供与外界进行数据交互的路径；一列SRAM单元与近似压缩器阵列连接；近似压缩器阵列与精确压缩器阵列连接；近似压缩器阵列用于进行数据压缩；精确压缩器阵列用于进一步的数据压缩，得到一个忽略最高位进位的结果。本发明可提高数字存内计算架构的能效和稳定性。
- 一种基于分支电流的存内累乘计算电路-202211604384.9
- 蔺智挺;赵致远;施琦;吴秀龙;彭春雨;赵强;郝礼才;刘玉;李鑫;卢文娟;周永亮 - 安徽大学
- 2022-12-13 - 2023-04-07 - G11C11/417
- 本发明涉及一种基于分支电流的存内累乘计算电路。该基于分支电流的存内累乘计算电路包括用于存储权重数据的存储阵列，存储阵列由多个相同的SRAM单元构成，每列SRAM单元共享位线BL、BLB。位线BL、BLB与用于复制一个恒流源电流的cascode电流镜单元连接。每列SRAM单元通过位线BL对应连接一个用于输出累乘结果的运算放大器单元。本发明通过cascode电流镜单元为位线BL、BLB提供稳定电流，通过给位线电流的方式替代给位线电压方式，运算功耗进一步降低；通过运算放大器单元能够产生稳定的输出电压，保证运算速度，稳定输出运算结果，并行度高，实现高速低功耗的乘累加计算。
- 一种在存储器中实现乘法和或逻辑运算的SRAM电路结构-202011023036.3
- 蔺智挺;蔡江涛;张劲;彭春雨;卢文娟;吴秀龙;赵强;陈军宁 - 安徽大学
- 2020-09-25 - 2023-02-03 - G11C11/417
- 本发明公开了一种在存储器中实现乘法和或逻辑运算的SRAM电路结构，包括双字线的8T SRAM单元，具体由8个传输管构成，2对NMOS晶体管与PMOS晶体管的组合构成了两个交叉耦合的反相器，反相器的一端接Q另一端接QB；字线WLL和WLR组成双字线信号，一对PMOS晶体管和NMOS晶体管的控制开关分别接字线WLL与WLR，另一对NMOS晶体管和PMOS晶体管的控制开关分别接信号WLL_VICE和WLR_VICE；或逻辑运算是在单独的8T SRAM中实现，运算数据分别存储在单元和WLL_VICE中，计算结果由RBL是否放电来体现。该电路结构能够提升运算速度和效率，并减少数据搬移过程产生的功耗。
- 一种10T-SRAM单元及其数据读写方法、电路结构-202211158024.0
- 戴成虎;杜园园;高珊;彭春雨;赵强;卢文娟;郝礼才;刘立;蔺智挺;吴秀龙;黎轩;郑好 - 安徽大学
- 2022-06-08 - 2022-12-16 - G11C11/417
- 本发明涉及一种10T‑SRAM单元及其数据读写方法、电路结构。10T‑SRAM单元包括NMOS晶体管N0～N7以及PMOS晶体管P0～P1。存储节点QB通过N2与字线WLL、位线BLB相连；存储节点Q通过N3与字线WLR、位线BL相连；P0和N0构成一个反相器，P1和N1构成另一个反相器，两个反相器形成交叉耦合结构；N2和N3作为传输管，各自位于交叉耦合结构左右两侧作为左右两个写通路；N4和N6构成左通路，N5和N7构成右通路。本发明能实现同一个周期读取两列数据，还能够同时进行横纵双向存内逻辑运算和BCAM数据搜索操作，并且保证了操作时数据独立性，提高了单元的抗干扰能力和计算效率。
- 基于脉冲边沿计数方案的spike域存内计算电路及方法-202211221709.5
- 司鑫;蒲星宇;张伊然;郭安;何圣楠;张兆阳 - 东南大学
- 2022-10-08 - 2022-12-16 - G11C11/417
- 本发明公开了一种基于脉冲边沿计数方案的spike域存内计算电路及方法，该电路由多个存算单元在行上重复排列构成，每个存算单元包括SRAM存储单元阵列、局部延时单元，脉冲发生单元。SRAM存储单元阵列用于存储计算时需要的权重数据。外部输入数据与权重数据在脉冲发生单元中进行乘操作，每级脉冲发生电路进行乘操作后都与上一级脉冲发生电路的输出进行异或操作，从而产生新的输出。局部延时单元通过延时链控制脉冲产生的时间，保证多个脉冲发生电路产生的脉冲边沿的时序正确性。本发明实施例受工艺、电压、温度影响小，计算的准确度高；突破了模拟域存内计算中工作电压对计算精度的限制，容易实现高精度计算。
- 一种基于SRAM实现存内运算的电路结构-202010710323.5
- 王豪州;赵信;黄金明;方华;张立 - 上海高性能集成电路设计中心
- 2020-07-22 - 2022-12-06 - G11C11/417
- 本发明涉及一种基于SRAM实现存内运算的电路结构，包括双译码电路、存储阵列电路、单端敏感放大器电路和逻辑运算电路，所述双译码电路输出端通过或门与存储阵列电路相连，所述存储阵列电路的位线实现线与操作，位线非实现或非操作后分别通过所述单端敏感放大器电路处理后送入所述逻辑运算电路；所述存储阵列在存储数据的模式下时，所述双译码电路中的一个译码器进行工作，所述存储阵列在运算模式下时，所述双译码电路中的两个译码器同时进行工作。本发明避免了因CPU频繁访问内存导致功耗上升的问题。
- 一种分离输入的存内计算单元阵列及装置-202210984520.5
- 乔树山;陶皓;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-08-17 - 2022-11-18 - G11C11/417
- 本发明涉及一种分离输入的存内计算单元阵列及装置。该阵列中的存内计算单元中的第一6T SRAM和第二6T SRAM并联在位线BLB和位线BL之间，且第一6T SRAM和第二6T SRAM均与字线WL连接，管M7的栅极与第一6T SRAM的节点Q连接，管M7的源极接VSS，管M7的漏极与管M8的源极连接，管M8的栅极与输入端IN1连接，管M8的漏极与位线RBL连接；管M9的栅极与第二6T SRAM的节点Q连接，管M9的源极接VSS，管M9的漏极与管M10的源极连接，管M10的栅极与输入端IN0连接，管M10的漏极与位线RBL连接；本发明能够实现低复杂度的多比特存内计算。
- 一种实现两比特输入单比特权重的存内计算宏单元-202210844258.4
- 乔树山;史万武;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-07-19 - 2022-11-01 - G11C11/417
- 本发明涉及一种实现两比特输入单比特权重的存内计算宏单元。存内计算宏单元包括：权重存储电路、计算电路和储能电路；计算电路分别与权重存储电路和储能电路连接；权重存储电路中存储的权重用于控制计算电路的开闭；储能电路用于在计算电路开启时进行电能存储。本发明通过采用权重存储电路中存储的权重控制计算电路的开闭，在计算电路开启时储能电路进行电能存储，以能够在避免计算过程引起读干扰问题的同时，提高权重利用率。
- 一种用于存内计算的位线电压补偿电路-202210921919.9
- 乔树山;黄茂森;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-08-02 - 2022-10-21 - G11C11/417
- 本发明涉及一种用于存内计算的位线电压补偿电路。该电路包括：计算单元阵列以及电压补偿电路；所述计算单元阵列中位线BL和位线BLB与所述电压补偿电路连接；所述电压补偿电路用于对位线BL和位线BLB进行电压补偿，使位线BL的电压和位线BLB的电压保持在设定区间内。本发明能够对位线电压进行补偿，能够解决读干扰的问题。
- 一种存内计算电路-202210921958.9
- 乔树山;李润成;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-08-02 - 2022-10-21 - G11C11/417
- 本发明涉及一种存内计算电路。电路中同或门的第一输入端输入输入数据的符号位，同或门的第二端与存储阵列中最后一个SRAM单元的Q连接，同或门的第二端输入权重的符号位；同或门的输出端与管PM1的栅极连接，管PM1和管PM2的源极与电容C1的一端连接，管PM1和管PM2的漏极与传输门T1的输出端连接，电容C1的另一端接VDD，管PM2与管PM3的栅极连接，管PM3与管PM4的源极与电容C2的一端连接，电容C2的另一端接VDD，管PM3和管PM4的漏极与传输门T1的输出端连接，传输门T1的输入端与反位线连接；管PM4的栅极输入同或门的输出结果的相反数。本发明能够提高阵列计算的并发性以及计算速度。
- 一种10T SRAM电压域存内计算电路-202210924632.1
- 乔树山;李润成;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-08-02 - 2022-10-21 - G11C11/417
- 本发明涉及一种10TSRAM电压域存内计算电路。该电路包括：10TSRAM单元阵列、第一电压调制电路、第一模拟数字转换器、第二电压调制电路和第二模拟数字转换器；第一电压调制电路的一端与第一模拟数字转换器连接；第一电压调制电路的另一端与10TSRAM单元阵列连接；第二电压调制电路的一端与第二模拟数字转换器连接；第二电压调制电路的另一端与10TSRAM单元阵列连接。基于此，本发明通过采用电压调制电路和10TSRAM单元阵列，能够解决计算干扰的问题，进而能够提高计算精确度。
- 专利分类
