[发明专利]基于硅通孔技术的三维MIM电容器及其制备方法在审
| 申请号： | 202110468327.1 | 申请日： | 2021-04-28 |
| 公开（公告）号： | CN113206196A | 公开（公告）日： | 2021-08-03 |
| 发明（设计）人： | 温嘉鸣;周亮;张成瑞 | 申请（专利权）人： | 上海交通大学 |
| 主分类号： | H01L49/02 | 分类号： | H01L49/02;H01L21/768 |
| 代理公司： | 上海汉声知识产权代理有限公司 31236 | 代理人： | 胡晶 |
| 地址： | 200240 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种基于硅通孔技术的三维MIM电容器及其制备方法，三维MIM电容器包括硅衬底，所述硅衬底上刻蚀盲孔阵列，所述硅衬底表面和盲孔内壁沉积绝缘层，所述绝缘层上依次制作有第一金属层、介质层、第二金属层和种子层，所述盲孔内填充有金属材料作为硅通孔金属层。制备方法包括：采用干法刻蚀技术在硅片表面形成深孔，采用等离子化学气相沉积技术制作绝缘层，采用磁控溅射技术制作种子层，采用电镀工艺对孔进行铜填充，采用化学机械抛光去除多余的铜。本发明有效解决了传统二维MIM电容的电容密度较低的问题，实现了三维MIM电容的制造。 | ||
| 搜索关键词： | 基于 硅通孔 技术 三维 mim 电容器 及其 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海交通大学，未经上海交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110468327.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 深沟槽电容器、接合组合件及形成半导体结构的方法-202210113804.7
- 张任远;赖佳平;李建璋 - 台湾积体电路制造股份有限公司
- 2022-01-30 - 2022-12-27 - H01L49/02
- 一种深沟槽电容器、接合组合件及形成半导体结构的方法，深沟槽电容器包括至少一个深沟槽及一层堆叠，该层堆叠包括与至少两个节点介电层交错的至少三个金属电极层且在一基板的顶表面上方连续地延伸且进入该至少一个深沟槽中的每一者中。一接触级介电层覆盖该基板及该层堆叠。接触组合件延伸穿过该接触级介电层。该些接触组合件的一子集垂直地延伸穿过一相应的金属电极层。举例而言，一第一接触组合件包括一第一管状绝缘间隔物，该第一管状绝缘间隔物横向地围绕一第一接触通孔结构且接触一最上金属电极层的一圆柱形侧壁。
- 半导体装置及其制造方法-202210051032.9
- 陈姿妤;赖昕钰;石昇弘;张富宸;涂国基 - 台湾积体电路制造股份有限公司
- 2022-01-17 - 2022-12-27 - H01L49/02
- 提供了一种半导体装置及其制造方法。该方法包括在基板上沉积铁电层；进行第一游离物理沉积制程以在铁电层上沉积上电极层；图案化上电极层为上电极；以及图案化铁电层为铁电元件，位于上电极下方。
- 集成电路装置及其制造方法-202210384361.5
- 李珍镐;金润洙;金海龙;金圣铉 - 三星电子株式会社
- 2022-04-13 - 2022-12-27 - H01L49/02
- 提供了一种集成电路(IC)装置及其制造方法。所述IC装置包括：下电极，其包括第一金属；电介质膜，其位于下电极上；以及导电界面层，其位于下电极与电介质膜之间。导电界面层包括包含至少一种金属元素的金属氧化物膜。包括第二金属的上电极与下电极相对，且导电界面层和电介质膜位于上电极与下电极之间。为了制造IC装置，在衬底上，包括金属的电极与绝缘图案相邻形成。在电极的表面上选择性地形成包括包含至少一个金属元素的金属氧化物膜的导电界面层。电介质膜被形成为与导电界面层和绝缘图案接触。
- 金属-绝缘体-金属装置、半导体装置及其制造方法-202210037316.2
- 陈永祥;叶玉隆;陈彦秀;庄字周;黄敬泓;陈威良 - 台湾积体电路制造股份有限公司
- 2022-01-13 - 2022-12-23 - H01L49/02
- 本发明实施例提供一种金属‑绝缘体‑金属(MIM)装置、半导体装置及其制造方法。MIM装置可包括第一金属层。MIM装置可包括在第一金属层上的绝缘体堆叠。绝缘体堆叠可包括在第一金属层上的第一高介电常数层。绝缘体堆叠可包括在第一高介电常数层上的低介电常数层。绝缘体堆叠可包括在低介电常数层上的第二高介电常数层。MIM装置可包括在绝缘体堆叠上的第二金属层。
- 电容器结构及其制造方法-202210357643.6
- 刘陶承;陈盈薰 - 台湾积体电路制造股份有限公司
- 2022-04-06 - 2022-12-23 - H01L49/02
- 一种电容器结构及其制造方法，形成第一层电容器组合件，第一层电容器组合件包括嵌入第一基板内且包括与至少一个第一节点介电层交错的至少两个第一金属电极层的第一交替式层堆叠以及位于第一前表面上的第一金属接合垫。形成第二层电容器组合件，第二层电容器组合件包括嵌入第二基板内且包括与至少一个第二节点介电层交错的至少两个第二金属电极层的第二交替式层堆叠以及位于第二背侧表面上的第二金属接合垫。将第二金属接合垫接合至第一金属接合垫，使得至少两个第一金属电极层中的每一者接触至少两个第二金属电极层中的一相应者。提供具有增大电容的电容器。
- 一种半导体结构的形成方法-201911393003.5
- 蔡巧明;王哲 - 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
- 2019-12-30 - 2022-12-23 - H01L49/02
- 本申请涉及半导体技术领域，具体地涉及一种半导体结构的形成方法。所述形成方法包括：提供半导体衬底，在所述半导体衬底中形成堆叠式电容结构，所述堆叠式电容结构包括至少三层电极层以及位于相邻电极层之间的绝缘层，所述电极层以及绝缘层延伸至半导体衬底表面；在所述堆叠式电容结构表面形成包括第一开口的光刻胶层，所述第一开口暴露位于最顶层的电极层；沿所述第一开口执行刻蚀工艺，至暴露下一个电极层；对所述光刻胶层进行部分灰化，以扩大所述第一开口至设定值；沿所述第一开口继续执行刻蚀工艺，至暴露再下一个电极层；重复所述部分灰化工艺及刻蚀工艺至暴露全部电极层；去除所述光刻胶层。
- 积体电感-201711137114.0
- 颜孝璁;简育生;叶达勋 - 瑞昱半导体股份有限公司
- 2017-11-16 - 2022-12-20 - H01L49/02
- 本案涉及一种积体电感，其包含第一线圈及第二线圈。第一线圈部分绕组设置于第一区且部分绕组设置于第二区，其于第一区及第二区的绕组圈数不同。第二线圈亦部分绕组设置于第一区且部分绕组设置于第二区，其于第一区及第二区的绕组圈数不同。其中第一线圈于第一区的绕组圈数与第二线圈于第一区的绕组圈数不同，第一线圈于第二区的绕组圈数与第二线圈于第一区的绕组圈数不同。
- 电容结构、半导体结构及其制造方法-202210565425.1
- 陈文良 - 爱普科技股份有限公司
- 2022-05-18 - 2022-12-13 - H01L49/02
- 本发明提供一种电容结构。所述电容结构包括基板、中段制程(MEOL)结构和金属化结构。所述基板具有第一表面以及与第一表面相对的第二表面。MEOL结构位于基板的第一表面上。所述MEOL结构包括电容器，所述电容器包括底板和位于底部金属板上的顶板。所述金属化结构位于MEOL结构上。所述基板还包括从基板的第二表面延伸至底部金属板的多个第一贯穿通路。本发明还提供了一种包括所述电容结构的半导体结构以及制造所述半导体结构的方法。
- 半导体器件及其制造方法-202210657672.4
- 李麟;孟完柱;宋在熹;任基彬 - 爱思开海力士有限公司
- 2022-06-10 - 2022-12-13 - H01L49/02
- 本发明涉及一种具有电容器的半导体器件及其制造方法。一种半导体器件可以包括：下电极；支撑件，其支撑下电极的外壁；介电层，其形成在下电极和支撑件之上；上电极，其形成在介电层上；和介电增强层，其设置在下电极和介电层之间，并被选择性地形成在下电极的表面上。
- 三维金属-绝缘体-金属（MIM）电容器-202180030855.7
- 冷耀俭;J·萨托 - 微芯片技术股份有限公司
- 2021-02-26 - 2022-12-09 - H01L49/02
- 一种三维金属‑绝缘体‑金属(MIM)电容器形成于集成电路结构中。所述3D MIM电容器能够包括底部导体，所述底部导体包括底板部分(例如形成于金属互连层中)以及从所述底板部分延伸的竖直延伸的侧壁部分。绝缘体层形成于所述底部导体的所述底板部分和所述竖直延伸的侧壁部分上。顶部导体形成于所述绝缘体层上方，使得所述顶部导体电容耦合到所述底部导体的所述底板部分和所述竖直延伸的侧壁部分两者，从而限定所述顶部导体与所述底部导体之间增大的电容耦合区域。所述底部导体的所述竖直延伸的侧壁部分能够形成于单个金属层中，或者由多个金属层的部件形成。
- 半导体装置及其制造方法-202210039191.7
- 高场裕之 - 华邦电子股份有限公司
- 2022-01-13 - 2022-12-09 - H01L49/02
- 本发明提供一种半导体装置及其制造方法。半导体装置包括着陆垫以及设置于着陆垫上且与着陆垫电性连接的电容器。电容器包括圆柱形底电极、介电层以及顶电极。圆柱形底电极设置于着陆垫上且与着陆垫接触，其中圆柱形底电极的内表面包括多个凸部，且圆柱形底电极的外表面包括多个凹部。介电层共形地设置在圆柱形底电极的内表面及外表面上，且覆盖圆柱形底电极的多个凸部及多个凹部。顶电极共形地设置在圆柱形底电极的内表面及外表面上方的介电层上。
- 电容器晶片、半导体结构及其形成方法-202210106731.9
- 张任远;赖佳平;李建璋 - 台湾积体电路制造股份有限公司
- 2022-01-28 - 2022-12-06 - H01L49/02
- 一种电容器晶片、半导体结构及其形成方法。在基板中形成侧向围绕装置区域的壕沟沟槽。在壕沟沟槽中形成导电金属基板外壳结构。在基板中形成深沟槽，且在深沟槽中形成沟槽电容结构。可通过移除基板的背侧部分来减薄基板。导电金属基板外壳结构的背面经物理暴露。背侧金属层形成于基板的背面及导电金属基板外壳结构的背面上。可形成金属互连外壳结构及金属盖板，以提供金属屏蔽结构，金属屏蔽结构用以阻止电磁辐射冲击至沟槽电容结构中。
- 电子器件、半导体器件以及制造电子器件的方法-201910305463.1
- 张凯峯;蔡连尧;牛宝华;邓伊筌;施启元 - 台湾积体电路制造股份有限公司
- 2019-04-16 - 2022-11-29 - H01L49/02
- 根据本发明的实施例，提供了一种电子器件，其包括电容器和覆盖电容器的钝化层。电容器包括第一电极、设置在第一电极上方的介电层和设置在介电层上方的第二电极。第一电极的面积大于介电层的面积，并且介电层的面积大于第二电极的面积，使得电容器的侧具有多阶梯结构。根据本发明的实施例，还提供了半导体器件以及制造电子器件的方法。
- 一种铬硅系薄膜电阻及其制备方法-202110662034.7
- 杨尚洁;杨永峰;张万垚;李林;折宇;陈宝忠 - 西安微电子技术研究所
- 2021-06-15 - 2022-11-29 - H01L49/02
- 本发明属于薄膜电阻制备技术领域，公开了一种铬硅系薄膜电阻及其制备方法，包括以下步骤：在衬底上使用化学气相沉积法沉积二氧化硅绝缘层；使用物理气相沉积法在二氧化硅绝缘层上先沉积铬硅电阻层，再沉积钛钨层；使用化学气相沉积法在钛钨层上沉积二氧化硅层，作为硬掩膜；在硬掩膜上完成电阻图形的制备；对二氧化硅层进行刻蚀，形成硬掩膜窗口；使用强氧化溶剂对硬掩膜窗口的钛钨层进行去除；对铬硅电阻层进行干法预刻蚀；使用湿法化学腐蚀法对铬硅电阻层进行腐蚀，得到铬硅系薄膜电阻。使用硬掩膜作为刻蚀阻挡层可解决湿法腐蚀的侵蚀问题，使用干法预刻蚀解决湿法腐蚀速率非线性变化的问题，可有效控制电阻图形的宽度、长度，提高电阻的精度。
- 一种抗辐照隔离器片上电容-202211117520.1
- 杨佳音;陈雷;张龙;李虎明;蒋敏强;王瑾;赵洁 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2022-09-14 - 2022-11-22 - H01L49/02
- 一种抗辐照隔离器片上电容，尤其涉及一种宇航级隔离器芯片的抗辐照高耐压片上电容结构，属于隔离器芯片领域。所述隔离电容包括信号输入极板、信号输出极板以及两极板之间的隔离介质。所述输入极板与所述输出极板组成相互交错、垂直方向无重合的跨平面片上电容。所述极板隔离介质为耐高压、长寿命、性质稳定的绝缘材料。本发明采用片上跨平面电容替代现有隔离器中采用上下极板结构的平板电容，避免准垂直入射的高能粒子引起瞬态穿通。解决了现有电容型隔离器中片上电容抗单粒子效应能力差的问题。
- 深沟槽结构及其形成方法-202211058543.X
- 孙孝翔;遇寒;黄景丰;杨继业;冯钰彧 - 上海华虹宏力半导体制造有限公司
- 2022-08-30 - 2022-11-22 - H01L49/02
- 本发明提供了一种深沟槽结构的形成方法。所述方法包括：在所述晶圆的第一表面上形成沟槽内壁上沉积多层材料层，以通过所述多层材料层之间的相反应力抵消所述沟槽中填充的材料层对所述晶圆的应力作用。在本发明实施例中，利用低压化学气相沉积法(LPCVD)在热氧化层表面上沉积两层以上多晶硅作为多层材料层，且多层材料层中至少有一对材料层具有相反应力，多层材料层的应力相互作用以抵消所述沟槽中填充的不同材料层对所述晶圆的应力作用，使衬底曲率半径的绝对值大于100m，以防止晶圆过于翘曲而产生的晶圆破裂、对准性能不稳定、光刻精度变差以及吸不住晶圆、难以吸附固定等诸多问题的出现，从而调高产品产出率及良率。
- 电容结构、存储单元及制备方法-202110547019.8
- 薛晖;王琪明;朱文生;朴仁鎬 - 长鑫存储技术有限公司
- 2021-05-19 - 2022-11-22 - H01L49/02
- 本申请提供一种电容结构、存储单元及制备方法。其中电容包括多个异质结结构，其中，每个异质结结构包括第一层和对应目标区域的第二层，第二层直接位于第一层上，第一层和第二层均包括二维材料层；多个异质结结构包括交替叠层设置的第一异质结结构和第二异质结结构，第一异质结结构的第一层包括导电层，第二层包括层间介质层；第二异质结结构的第一层包括层间介质层，第二层包括导电层；其中，相邻异质结结构中下方异质结结构的第二层与上方异质结结构的第一层为同一层；相邻导电层之间通过层间介质层隔离，奇数层的导电层之间电连接，偶数层的导电层之间电连接。本申请的方案无需引入掺杂技术，避免掺杂技术导致的问题，满足大规模集成的需求。
- 一种MIM电容及其制造方法-202211053122.8
- 杨宏旭;刘俊文;陈华伦 - 华虹半导体（无锡）有限公司
- 2022-08-31 - 2022-11-18 - H01L49/02
- 本申请提供一种MIM电容及其制造方法，该方法包括：提供一衬底，在衬底上形成层间介电层，在层间介电层中形成第一铜导电结构；在层间介电层上依次形成蚀刻停止层和绝缘层；形成第一图形化的光刻胶层，在绝缘层中形成MIM电容的上电极的图形窗口；去除第一图形化的光刻胶层，露出蚀刻停止层；形成第二图形化的光刻胶层，在绝缘层和蚀刻停止层中形成第二铜导电结构的通孔的图形窗口；去除第二图形化的光刻胶层，在MIM电容的上电极的图形窗口和第二铜导电结构的通孔的图形窗口中填充铜金属。根据本申请，定义该上电极和该通孔图案时，使用同一块掩模版，缩短工艺周期和降低制造成本；形成的MIM电容上电极底部拐角圆滑，避免产生边缘效应。
- MIM电容结构的形成方法-202210844689.0
- 赖阳军;李志华;曾婵 - 广州粤芯半导体技术有限公司
- 2022-07-19 - 2022-11-18 - H01L49/02
- 本发明提供一种MIM电容结构的形成方法，所述MIM电容结构的形成方法包括：提供一衬底；形成下电极，下电极位于衬底上，下电极包括铝层，在利用溅射工艺形成铝层前，衬底的温度低于80℃，且在溅射工艺中，关闭衬底背面的加热器及进气开关，用以降低溅射工艺中衬底的温度；形成绝缘介质层；形成上电极。本发明中，通过在溅射形成下电极的铝层前降低衬底的温度至80℃以下，且在溅射形成铝层时通过关闭衬底背面的加热器和进气开关用于停止对衬底的加热处理，从而降低溅射形成铝层时衬底的温度，使得形成的铝层的晶粒尺寸较小以降低铝层表面的粗糙度，进而优化了形成的MIM电容的击穿电压，提高了MIM结构的可靠性。
- 存储电容器-202221299362.1
- 黄子伦 - 苏州聚谦半导体有限公司
- 2022-05-27 - 2022-11-15 - H01L49/02
- 本实用新型提供了一种存储电容器，包括：在剖面结构上，从下至上依次包括半导体衬底、位于所述半导体衬底上的绝缘层、绝缘层上的第一介质层、第一介质层上的第一导电层、第一导电层上的第二介质层和第二介质层上的第二导电层，其中，位于底部和侧壁处的第一导电层和第二导电层形成U型折叠区；位于所述第二导电层上的第三介质层和所述第三介质层上的第三导电层，所述第三导电层通过通孔与所述第一导电层和所述第二导电层电连接；在平面结构上，所述第一导电层和所述第二导电层的图案均呈蜂窝状。
- 用于电感元件的金属填充物及电感元件-202221756401.6
- 黎晟昊;孙源;张凡;林明 - 杭州岸达科技有限公司
- 2022-07-07 - 2022-11-15 - H01L49/02
- 本实用新型公开一种用于电感元件的金属填充物及电感元件，其中金属填充物包括，包括从上至下依次排列的若干层金属层；所述金属层包括若干个水平方向上相平行的金属条，水平方向上相邻的两个金属条之间具有间隙；相邻两层金属层中的金属条垂直交叉排列。本实用新型中，同层金属条之间存在间隙，且相邻两层的金属条互相垂直，能够有效降低相邻两层金属层间的正对面积，从而降低各金属层之间的电容。利用该金属填充物的电感元件相对现有常规电感元件，能够在保持电感值的前提下提高Q值。
- 金属电容结构刻蚀方法和金属电容结构-202210960622.3
- 蔡晓亮 - 杭州富芯半导体有限公司
- 2022-08-11 - 2022-11-08 - H01L49/02
- 本申请公开了一种用于晶圆工艺的金属电容结构刻蚀方法，金属电容结构包括在晶圆的衬底上沉积的金属层，在金属层上沉积的金属隔离层。方法包括：于金属隔离层上定义第一区域和第二区域；于第一区域的金属隔离层上沉积金属电容层；对金属电容层镀上具有第一奇数倍的预定厚度的抗反射膜；以及，分别对位于第二区域上的金属隔离层以及具有第一奇数倍的预定厚度的抗反射膜镀上具有第二奇数倍的预定厚度的抗反射膜，使使金属电容层上方以及位于第二区域上的金属隔离层上方皆具有抗反射膜层。通过上述抗反射膜层厚度上的设计，本申请能防止金属电容区域通孔刻蚀时出现穿通现象，并具有抗反射作用。
- 一种3D硅基电容器及其制备方法-202211219410.6
- 牟舜禹;谢波;李军;黄俭帮;李少奎;赵军胜;彭小丽;田承浩 - 成都宏科电子科技有限公司
- 2022-10-08 - 2022-11-04 - H01L49/02
- 本发明涉及硅基电容器领域，公开了一种3D硅基电容器及其制备方法，包括：硅片，所述硅片的相对两侧面向内凹陷设有若干排列均匀的凹槽；多晶硅薄膜，填充在位于所述硅片相对两侧的所述凹槽内以及相邻凹槽之间的硅片的表面；介质薄膜，设置在两侧所述硅片与所述多晶硅薄膜之间；引出电极，设置在相对两侧的所述多晶硅薄膜的外表面；隔离层，覆盖在两侧的所述硅片以及引出电极的表面，且所述隔离层沿垂直于所述硅片表面的方向开设有引出孔；外电极，设置在所述引出孔内，且与所述引出电极接触。本发明制备的3D硅基电容器是一体成型的，提高了电容器的一致性、降低了串联安装方式造成的信号延迟、噪声大、驱动功率大等问题。
- 隔离电容的制备方法、隔离电容及封装结构-202210853067.4
- 吴与伦 - 上海兴工微电子有限公司
- 2022-07-20 - 2022-11-01 - H01L49/02
- 本发明提供了一种隔离电容的制备方法、隔离电容及封装结构。所述隔离电容包括：基底，包括分立的第一基岛和第二基岛；彼此独立的第一电容下极板及第二电容下极板，分别位于所述第一基岛和第二基岛上；绝缘结构，设置在所述第一电容下极板与所述第二电容下极板之间，所述绝缘结构表面高于所述第一电容下极板及所述第二电容下极板的表面；第一电容介质层和第二电容介质层，分别位于所述第一、第二电容下极板表面，且分别设置在所述绝缘结构两侧；电容上极板，设置在所述绝缘结构表面、所述第一电容介质层表面及所述第二电容介质层表面。本发明通过提供一种隔离电容的制备方法、隔离电容及封装结构，提高了隔离电容的隔离度。
- MOM电容和电荷泵电路-202210876480.2
- 高长城;谢程益;于翔 - 圣邦微电子（北京）股份有限公司
- 2022-07-25 - 2022-11-01 - H01L49/02
- 本发明公开了一种MOM电容和包括所述的MOM电容的电荷泵电路，MOM电容包括：衬底；第一极板和第二极板，位于所述衬底上方且彼此隔开；以及多晶硅层，位于所述衬底和所述第一极板之间且与所述第二极板相连接，在所述多晶硅层与所述第一极板之间产生辅助电容，可以在不浪费面积的基础上消除辅助电容对电荷泵电路的效率的影响，并提高了飞电容的容值。
- 形成存储器电容的方法-201710826528.8
- 张峰溢;李甫哲;陈界得 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2017-09-14 - 2022-11-01 - H01L49/02
- 本发明公开一种形成存储器电容的方法。首先提供一基底，基底中具有多个存储点，然后在基底上形成一图案化支撑层。在图案化支撑层上形成一底电极层，底电极层共形地形成在图案化支撑层上以及其开口的表面上，并接触存储点。接着在底电极层上形成一牺牲层。后续进行一软蚀刻工艺，以移除位于图案化支撑层的顶面上以及位于开口的部分侧壁上的底电极层，其中软蚀刻工艺包含使用一含氟化合物、一含氮与氢化合物以及一含氧化合物。接着完全移除牺牲层，并移除部分的图案化支撑层，在底电极层上形成一电容介电层，最后在电容介电层上形成一顶电极层。
- HfO
- 罗庆;姜鹏飞;刘明 - 中国科学院微电子研究所
- 2021-04-28 - 2022-10-28 - H01L49/02
- 本公开提供了一种HfO
- 高介电常数电容器结构-202221299356.6
- 黄子伦 - 苏州聚谦半导体有限公司
- 2022-05-27 - 2022-10-28 - H01L49/02
- 本实用新型提供了一种高介电常数电容器结构，包括：半导体衬底；位于所述半导体衬底沟槽上的绝缘层、绝缘层上的介质层和导电层；其中，所述绝缘层的材料为添加有三甲基铝的氧化铪，该结构能够增加高介电常数值，减小漏电流。
- 数字隔离器结构及其形成方法-202210719277.4
- 金宏峰;杨宏旭;陈华伦 - 华虹半导体（无锡）有限公司
- 2022-06-23 - 2022-10-25 - H01L49/02
- 一种数字隔离器结构及其形成方法，其中方法包括：提供衬底；在所述衬底表面形成第一极板以及位于所述第一极板上的介质层；刻蚀所述介质层直到暴露出所述第一极板，在所述介质层内形成深沟槽；在所述深沟槽底部和侧壁表面形成接触层和位于所述接触层至少部分表面的绝缘层，所述绝缘层封闭所述深沟槽的顶部；在所述介质层表面形成引出电极层和第二极板，所述引出电极层还位于所述接触层顶部表面，减少了工艺工序，节约了导电材料成本。
- 存储器件、半导体结构及其形成方法-202110441152.5
- 占康澍;宛强;徐朋辉;刘涛;李森;夏军 - 长鑫存储技术有限公司
- 2021-04-23 - 2022-10-25 - H01L49/02
- 本公开提供一种存储器件、半导体结构及其形成方法，涉及半导体技术领域。该形成方法包括：提供衬底；在衬底上形成绝缘介质层，绝缘介质层至少包括牺牲膜层；在牺牲膜层的表面形成掩膜层，掩膜层的蚀刻速率大于牺牲膜层的蚀刻速率；以掩膜层为掩膜蚀刻绝缘介质层，以在绝缘介质层内形成多个分别露出衬底的电容孔；采用蚀刻工艺去除掩膜层；在各电容孔中形成柱状电容的下电极层。本公开的半导体结构的形成方法可保证电容孔的蚀刻高度，提高电荷存储量。
- 专利分类
