[发明专利]半导体存储器装置及其操作方法在审
申请号: | 202010363244.1 | 申请日: | 2020-04-30 |
公开(公告)号: | CN112397129A | 公开(公告)日: | 2021-02-23 |
发明(设计)人: | 孙基喆 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C16/20 | 分类号: | G11C16/20 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 刘久亮;黄纶伟 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 半导体存储器装置及其操作方法。半导体存储器装置包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列包括多个平面。外围电路被配置为针对多个平面执行平面交错操作。控制逻辑基于由控制逻辑接收到的操作重置命令的类型,控制外围电路以重置多个平面中的至少一个平面的操作。 | ||
搜索关键词: | 半导体 存储器 装置 及其 操作方法 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/202010363244.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 半导体存储装置和半导体装置-201910147025.7
- 白川政信 - 铠侠股份有限公司
- 2013-08-12 - 2023-10-17 - G11C16/20
- 提供一种能够提高操作可靠性的半导体存储装置及半导体装置。实施方式的半导体存储装置(1)包括:能够非易失性存储数据的存储单元阵列(111);和控制对存储单元阵列的数据存取的控制部(141)。存储单元阵列在多个页(PG18、PG74)保持相同的数据。控制部(141)通过对保持相同的数据的上述多个页(PG18、PG74)执行读出操作,来确定读出数据。
- 存储器系统及其操作方法-201910713700.8
- 边谕俊 - 爱思开海力士有限公司
- 2019-08-02 - 2023-10-03 - G11C16/20
- 本发明涉及一种数据处理系统,该数据处理系统包括:主机,适于生成初始化命令并通过选择编程模式来生成编程模式信息;存储器装置,包括存储单层数据和多层数据的多个存储器单元;以及控制器,适于:从主机接收初始化命令和编程模式信息;控制存储器装置以响应于初始化命令来对存储器装置执行初始化操作;并且在执行初始化操作之后,控制存储器装置以基于编程模式信息来对存储器装置执行编程操作。
- NOR FLASH的复位方法、装置、存储芯片及设备-202310863763.8
- 彭永林;黎永健;李文菊;饶锦航 - 芯天下技术股份有限公司
- 2023-07-14 - 2023-09-26 - G11C16/20
- 本发明涉及存储芯片技术领域,具体公开了一种NOR FLASH的复位方法、装置、存储芯片及设备,其中,方法包括以下步骤:S1、在基于CS通信口发送时钟信号时,基于SI通信口采集脉冲序列,并统计时钟信号的周期个数;S2、在周期个数比复位序列值位数小一时,将周期个数打一拍后输出;S3、根据时钟信号的周期个数和脉冲序列生成复位信号;该方法能避开运算电路的组合逻辑竞争冒险以获取完美的脉冲序列值,从而有效避免了出现匹配序列毛刺,确保脉冲序列值为复位序列值时能对数字电路产生没有毛刺的复位操作,大大提高复位流程的可靠性。
- 半导体存储装置以及数据读出方法-201810154751.7
- 篠田建 - 拉碧斯半导体株式会社
- 2018-02-23 - 2023-08-08 - G11C16/20
- 本发明提供一种可适当地读出保存于存储单元中数据的半导体存储装置及数据读出方法。半导体存储装置具备:存储单元阵列,包含多个存储单元,且具有存储判定用数据的已知数据存储区域,所述判定用数据用于判定当读出保存于存储单元中的数据时对存储单元施加的读出电压及根据所保存的数据而对流入存储单元的电流进行比较的比较电流各自的值合适与否;解码器,根据表示供读出数据的读出对象存储单元的地址而对读出对象存储单元施加读出电压;以及读出放大器,具有比较电路,所述比较电路输出根据所保存数据而对流入读出对象存储单元的电流和比较电流进行比较所得的比较结果。
- 一种SSD主控内解决NANDRefresh的方法及SSD单元-202310494558.9
- 曹成;李瑞东;郭鹏 - 山东华芯半导体有限公司
- 2023-04-27 - 2023-08-04 - G11C16/20
- 本发明公开了一种SSD主控内解决NAND Refresh的方法,包括步骤:配置NAND信息寄存器和Refresh时间间隔寄存器;设置状态寄存器启动位,定时单元读取配置的NAND信息寄存器和Refresh时间间隔寄存器,计算出每个Block之间发送Refresh操作的时间间隔并开始计时;状态寄存器启动时,通信单元定时不断生成Refresh操作命令;主控执行Refresh操作命令。基于该方法,软件设计人员配置硬件单元寄存器即可由硬件完成周期性下发NAND读操作命令,以完成Refresh操作。
- 对存储装置进行复位的电子装置和操作该电子装置的方法-201710854374.3
- 卢官佑;朴炫泰;徐晟皓;吴和锡;李英敏;崔珍赫 - 三星电子株式会社
- 2017-09-20 - 2023-07-25 - G11C16/20
- 提供了一种对存储装置进行复位的电子装置和操作该电子装置的方法。一种电子装置包括:应用处理器;第一存储装置,连接到应用处理器,被配置为直接与应用处理器进行通信,被配置为连接到第二存储装置,并被配置为当连接到第二存储装置时直接与第二存储装置进行通信,其中,第一存储装置包括复位转换器,其中,复位转换器被配置为响应于从应用处理器接收的硬件复位信号来产生软件复位信号,其中,软件复位信号被配置为促使第二存储装置进行复位。
- 一种FPGA配置存储器初始化方法、系统、设备及存储介质-202211421620.3
- 杨献;薛庆华;王海力 - 京微齐力(上海)信息科技有限公司
- 2022-11-14 - 2023-07-21 - G11C16/20
- 本发明实施例提供了一种FPGA配置存储器初始化方法、系统、设备及存储介质,从初始化标志位拉高至第一个数据行对应的标志位开始,将第一个数据行写入数据“0”并进行缓存,输出该对应数据行的初始化使能子信号;然后利用所述初始化使能子信号和字线进行“或操作”,得到新的输出字线;根据新的输出字线,将对应数据行初始化后的数据写入所述FPGA配置存储器;将从所述初始化标志位拉升至下一数据行对应的标志位,在下一数据行写入数据“0”;直到最后一个数据行写入数据完成。由于配置存储器的写速度很快,因此,只需要精确控制每个数据行的缓存延时能够满足配置存储器写操作即可,而无需浪费一个完整的预先设定周期。
- 半导体装置、存储器装置及其操作方法-202210715932.9
- 蔡洙悦;李晋行 - 爱思开海力士有限公司
- 2022-06-23 - 2023-05-23 - G11C16/20
- 本申请涉及半导体装置、存储器装置及其操作方法。一种存储器装置包括存储器结构和控制电路。该存储器结构包括联接到非易失性存储器单元的多个页缓冲器。各个非易失性存储器单元能够存储数据。多个页缓冲器设置在预定方向上。控制电路被配置为将两个页缓冲器的重置区段彼此分离开与重置区段中的至少一个对应的时间。两个页缓冲器在多个页缓冲器当中彼此相邻设置。
- 存储器裸片处的初始化延迟-202211241892.5
- J·S·雷赫迈耶;C·G·维杜威特 - 美光科技公司
- 2022-10-11 - 2023-04-28 - G11C16/20
- 本公开涉及存储器裸片处的初始化延迟。指示使存储器装置的多个存储器裸片初始化的命令的信令可由所述存储器装置接收。所述存储器装置的存储器裸片的初始化可在所述存储器裸片处且至少部分基于所述存储器裸片的熔丝阵列的熔丝状态相对于由所述存储器装置接收所述信令延迟一时间量。以错开或异步方式使所述存储器装置的存储器裸片的初始化延迟可均匀分配所述存储器裸片的功耗以降低或消除相关联功率尖峰的可能性。
- 用于存储器装置的初始化的方法和设备-202111375504.8
- A·波利奥;G·V·波尔塔奇;M·L·萨利;A·马格纳瓦卡 - 美光科技公司
- 2021-11-19 - 2023-03-24 - G11C16/20
- 本申请案是针对用于存储器装置的初始化技术。一种存储器系统可包含第一裸片上的存储器阵列和第二裸片上的控制器,其中所述第二裸片与所述第一裸片耦合。所述控制器可基于存储在所述存储器系统内的操作指令,执行初始化程序。举例来说,所述控制器可从所述第二裸片上的只读存储器读取第一操作指令集。所述控制器可获得存储于所述第一裸片上的所述存储器阵列的存储器块处的第二操作指令集,其中所述存储器块由所述第一操作指令集指示。所述控制器可基于所述第二操作指令集,完成或至少推进初始化程序。
- 一种支持异常断电的企业级SSD非安全擦除格式化方法-202210799743.4
- 刘忞斋;高美洲;孙大朋;郭泰;付凤之;范军朋;刘敏 - 山东华芯半导体有限公司
- 2022-07-08 - 2022-09-23 - G11C16/20
- 本发明公开一种支持异常断电的企业级SSD非安全擦除格式化方法,本方法创建Block无效PBA信息表,包括包含无效PBA的Block数量和所有Block的最后一个无效PBA,首次上电时,将所有Block包含无效PBA的Block数量设置为无效值,若非首次上电,从保存SSD管理信息的Block中加载历史信息到信息表。收到非安全擦除格式化命令后,根据block的情况执行相应操作。本发明在支持异常断电的同时,消除了命令结束后的性能测试影响。
- 具有采用低速回退的快速引导代码传输的非易失性存储设备-202110799127.4
- Y·平托;R·索玛桑达拉姆 - 西部数据技术公司
- 2021-07-15 - 2022-07-29 - G11C16/20
- 本发明公开了一种存储系统,该存储系统包括被配置为存储引导代码的非易失性存储器和连接到该非易失性存储器的控制电路。响应于来自主机的传输该引导代码的第一请求,该存储系统开始以第一传输速度向该主机传输该引导代码。在以第一传输速度成功完成向该主机传输该引导代码之前,确定该引导代码传输已失败。因此,该主机将发出对该引导代码的第二请求。响应于对该引导代码的第二请求,并且因为该引导代码的前一次传输失败而认识到这是回退条件,该存储装置以比第一传输速度低的传输速度向该主机重新传输该引导代码。
- FPGA芯片的初始化电路和初始化方法-202111424237.9
- 薛庆华;王海力 - 京微齐力(北京)科技有限公司
- 2021-11-26 - 2022-03-08 - G11C16/20
- 本申请涉及半导体技术领域,提供了一种FPGA芯片的初始化电路和初始化方法,初始化电路包括:配置存储器、输入输出模块、嵌入式存储器和数据通路;输入输出模块用于将数据通路接收的数据中嵌入式存储器对应的数据传输至配置存储器进行存储;配置存储器用于存储输入输出模块传输的数据的区域包括第一区域、第二区域、第三区域和第四区域,分别与嵌入式存储器的数据输入端、地址输入端、片选使能端、写使能端一一对应连接;嵌入式存储器基于第一区域、第二区域、第三区域和第四区域分别存储的数据将初始数据写入初始化地址对应的多个存储单元实现初始化。本申请提供的技术方案,可复用嵌入式存储器的配置存储器存储数据,减少了硬件开销。
- 在存储器子系统通电阶段期间执行完全存储器刷新的决策-202080050561.6
- 谢廷俊;沈震雷;周振明 - 美光科技公司
- 2020-07-09 - 2022-02-25 - G11C16/20
- 一种系统包含多个存储器装置和操作性地耦合到所述多个存储器装置的处理装置(例如,控制器)。所述处理装置将检测所述系统的通电并且在存储器组件的初始化之后的时间间隔期间确定所述多个存储器装置的码字子集的读取重试触发率(TR)。所述处理装置进一步确定所述TR是否满足阈值标准。响应于所述TR不满足所述阈值标准,所述处理装置将初始化所述多个存储器装置的完全存储器刷新。
- 一种小尺寸Latch单元电路及Flash芯片-202011535598.6
- 龙冬庆;刘梦;吴彤彤 - 芯天下技术股份有限公司
- 2020-12-23 - 2021-12-21 - G11C16/20
- 本发明公开了一种小尺寸Latch单元电路及Flash芯片,相较于传统Latch单元,本电路所使用的mos管数量极大减少,整个电路不但满足config配置模块的可配置信息位的基本的功能:上电有default值、可更新数据;同时还减小了整体Latch单元电路的尺寸,继而减小Flash芯片面积的消耗。
- 一种存储卡控制电路-202120663926.4
- 林宏典 - 广州安凯微电子股份有限公司
- 2021-03-31 - 2021-11-23 - G11C16/20
- 本实用新型公开了一种存储卡控制电路。本实用新型通过设计卡电源开关电路,使控制芯片的通用输入输出接口GPIO与MOS管开关电路的栅极连接,使MOS管开关电路的漏极连接至存储卡电源,源极连接至设备电源,同时设计卡槽连接电路,使存储卡卡槽的电源接口VDD连接至存储卡电源,使存储卡卡槽的数据接口SDD0、SDD1、SDD2、SDD3、命令接口SDCMD、时钟接口SDCLK分别通过一上拉电阻上拉到存储卡电源,卡检测接口CD通过一上拉电阻上拉到设备电源或存储卡电源,能够利用控制芯片根据所检测存储卡的插拔状态使能或禁止存储卡电源,在禁止存储卡电源时配置引脚高阻态,从而提高存储卡热插拔可靠性和插卡启动可靠性,以及提供软件恢复接口实现异常恢复。
- NAND闪存编程方法-202010955900.7
- 聂虹;陈精纬 - 中天弘宇集成电路有限责任公司
- 2020-09-11 - 2021-09-17 - G11C16/20
- 本发明提供一种NAND闪存编程方法,包括:提供一NAND闪存阵列,将待编程的存储单元初始化;于待编程的存储单元的漏极上施加漏极电压,将待编程的存储单元的源极浮空;于待编程的存储单元的栅极上施加编程电压,保持第一时间段后将待编程的存储单元的各端电压泄放,完成编程;其中,待编程的存储单元的漏极及衬底的电压差不小于4V,第一时间段不大于100μs,编程电压不大于10V。本发明的NAND闪存编程方法初始化后,施加漏极电压并对源极做浮空处理,然后施加编程电压完成编程,编程时的栅极电压远小于现有的隧穿(F‑N)编程方式的栅极电压,且编程时间短,可有效提高存储单元的使用寿命及编程效率,同时降低功耗。
- 用来进行恢复管理的方法及设备-202010239721.3
- 柯冠宇 - 慧荣科技股份有限公司
- 2020-03-30 - 2021-09-03 - G11C16/20
- 本发明公开了一种用来进行恢复管理的方法及设备。所述方法包括:利用一开机载入器载入一群系统内编程码;将包括一恢复系统内编程载入器的待保留信息存储于一随机存取存储器的一保留区中,以供于休眠的期间被保留;判断是否开始休眠,且产生一判断结果;因应所述判断结果,控制所述记忆装置开始休眠;于开始休眠以后,判断是否发生任何唤醒事件;于发生所述任何唤醒事件以后,执行所述群系统内编程码中的一第一系统内编程码以开始进行一第一操作;以及执行所述恢复系统内编程载入器以载入所述群系统内编程码中的其它系统内编程码。本发明通过执行第一系统内编程码以进行第一操作,可确保主装置与记忆装置之间的实时响应以提升整体效能。
- 一种存储卡控制电路、存储卡控制方法及存储介质-202110353227.4
- 林宏典;胡胜发 - 广州安凯微电子股份有限公司
- 2021-03-31 - 2021-06-18 - G11C16/20
- 本发明公开了一种存储卡控制电路、存储卡控制方法及存储介质。本发明通过设计卡电源开关电路,使控制芯片的通用输入输出接口GPIO与MOS管开关电路的栅极连接,使MOS管开关电路的漏极连接至存储卡电源,源极连接至设备电源,同时设计卡槽连接电路,使存储卡卡槽的电源接口VDD连接至存储卡电源,使存储卡卡槽的数据接口SDD0、SDD1、SDD2、SDD3、命令接口SDCMD、时钟接口SDCLK分别通过一上拉电阻上拉到存储卡电源,卡检测接口CD通过一上拉电阻上拉到设备电源或存储卡电源,能够利用控制芯片根据所检测存储卡的插拔状态使能或禁止存储卡电源,在禁止存储卡电源时配置引脚高阻态,从而提高存储卡热插拔可靠性和插卡启动可靠性,以及提供软件恢复接口实现异常恢复。
- FPGA的配置存储器上电初始化的电路和方法-201580000996.9
- 杨献;薛庆华 - 京微雅格(北京)科技有限公司
- 2015-07-21 - 2021-05-07 - G11C16/20
- 本发明涉及一种FPGA的配置存储器上电初始化的电路和方法,该电路包括:译码电路、驱动电路和配置存储器,当第1次写0时,译码电路打开配置存储器中的一个地址对应的一个字线,驱动电路将一个字线的内容写为0;当第i次写0时,译码电路打开配置存储器中的至少一个地址对应的至少一个字线,驱动电路将至少一个字线中每个字线的内容写为0,至少一个地址的数量小于或等于前i‑1次已完成写0的地址的总和,i取大于或者等于2的正整数,从而使得配置存储器上电初始化过程中的写0操作更加容易,并且能够极大的缩短初始化的周期。
- 控制非易失性存储器器件的初始化的方法以及存储器系统-202011038170.0
- 金真怜;柳载德 - 三星电子株式会社
- 2020-09-28 - 2021-04-02 - G11C16/20
- 为了控制非易失性存储器器件的初始化,在装配包括第一非易失性存储器器件和第二非易失性存储器器件的存储器系统之前,将用于第一非易失性存储器器件的初始化的信息数据存储在第一非易失性存储器器件中。在装配存储器系统之后,将信息数据从第一非易失性存储器器件移动到第二非易失性存储器器件。基于存储在第二非易失性存储器器件中的信息数据来初始化第一非易失性存储器器件。通过将信息数据从第一非易失性存储器器件移动到具有快速的读取操作速度的第二非易失性存储器器件并使用从第二非易失性存储器器件读取的信息数据,有效地减少第一非易失性存储器器件的初始化时间。
- 半导体存储器装置及其操作方法-202010363244.1
- 孙基喆 - 爱思开海力士有限公司
- 2020-04-30 - 2021-02-23 - G11C16/20
- 半导体存储器装置及其操作方法。半导体存储器装置包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列包括多个平面。外围电路被配置为针对多个平面执行平面交错操作。控制逻辑基于由控制逻辑接收到的操作重置命令的类型,控制外围电路以重置多个平面中的至少一个平面的操作。
- 非易失性存储器设备和控制其初始化的方法-202010533633.4
- 申芝渊;南尚完;朴相元 - 三星电子株式会社
- 2020-06-12 - 2021-02-02 - G11C16/20
- 本发明涉及一种非易失性存储器设备和控制其初始化方法。一种方法包括:执行第一感测操作,以感测存储在第一存储器面的第一存储器单元中的写入设置数据,并将第一读取设置数据存储在第一存储器面的第一页缓冲器电路中;执行第二感测操作,以感测存储在第二存储器面的第二存储器单元中的写入设置数据,并将第二读取设置数据存储在第二存储器面的第二页缓冲器电路中;以及执行转储操作,以基于第一读取设置数据和第二读取设置数据将与写入设置数据对应的恢复设置数据存储在缓冲器中。
- Nand Flash Phy参数配置方法和装置-201811544031.8
- 周晨杰;冯元元;马越 - 深圳忆联信息系统有限公司
- 2018-12-17 - 2020-12-01 - G11C16/20
- 本申请涉及一种Nand Flash Phy参数配置方法、装置、计算机设备和存储介质,其中该方法包括:配置Nand Flash Phy参数的初始值,进行NFC初始化;发送读取Nand Flash ID命令以及读写擦命令;记录读取Nand Flash ID正确以及读写擦命令正确执行时的Phy参数和对应的读写数据错误字节数;重新配置Nand Flash Phy参数进行NFC初始化,并重新执行上述发送以及记录的步骤;从所有的已记录Phy参数中根据与所述已记录Phy参数对应的读写数据错误字节数选择最终配置的Phy参数。本发明基于Nand Flash Phy参数的自学习配置方法,通过遍历每一组Phy参数以及特定的比较方法,提高了Phy参数配置的效率。
- 存储系统及其操作方法-201510976407.2
- 金光秀 - 爱思开海力士有限公司
- 2015-12-23 - 2020-10-02 - G11C16/20
- 本发明提供一种存储系统,其可包括:存储装置,其使用从主机接收的第一电压来操作且适用于存储操作信息的值,并响应于主机的请求从休眠状态唤醒;以及控制器,其使用从主机接收的第二电压来操作,并当根据主机的请求唤醒休眠状态中的存储装置时,适用于根据通过检查存储装置的操作信息的值获得的结果选择性地重置存储装置。
- 加速存储器装置修剪初始化-201911403484.3
- F·罗里;C·切拉福利;G·卡列洛;J·帕里 - 美光科技公司
- 2019-12-30 - 2020-07-07 - G11C16/20
- 本文描述了用于加速存储器装置修剪初始化的装置和技术。存储器装置的初始化可以由所述存储器装置启动。可以在所述存储器装置处从控制器接收加速修剪命令。所述存储器装置可以响应于接收到所述加速修剪命令而禁止设定修剪。在此,预期所述修剪由所述控制器设定。所述存储器装置然后在所述控制器设定所述修剪之后可以完成所述初始化。
- 存储器阵列重置读取操作-201880062025.0
- J·宾福特;M·赫尔姆;W·菲利皮亚克;M·霍斯 - 美光科技公司
- 2018-08-21 - 2020-05-08 - G11C16/20
- 本发明描述与重置读取相关的系统、装置及方法。可使用重置读取以起始存储器阵列的部分至第一状态的转变或将存储器阵列的部分维持在例如瞬时状态的第一状态下。重置读取可提供高度并行化、高能效选项以确保存储器块处于所述第一状态下。重置读取的各种模式可根据不同输入而配置。
- 资料存储型闪存中锁存器复位方法与装置-201510405972.3
- 苏志强;丁冲;谢瑞杰;陈立刚 - 北京兆易创新科技股份有限公司
- 2015-07-10 - 2019-07-23 - G11C16/20
- 本发明提出了一种资料存储型闪存中锁存器复位方法,该方法包括以下步骤:接收到写操作指令;对所述写操作指令对应的数据锁存器进行至少两次复位处理,以使所述数据锁存器复位。通过对传统数据锁存器复位过程采取四步分时复位的方式,缓解了传统复位过程中造成芯片节点瞬时电流过大的问题,有效的起到了对芯片的保护的作用。
- 闪存装置及其编程操作的初始化方法-201510429168.9
- 邓才科 - 力晶科技股份有限公司
- 2015-07-21 - 2019-07-09 - G11C16/20
- 闪存装置及其编程操作的初始化方法。编程操作的初始化方法包括:提供递增的多个脉冲编程电压以对闪存的多个存储单元进行多个非遮蔽方案编程操作并依据编程验证电压对存储单元执行对应的编程验证操作;依据编程验证操作的验证结果以获得记录编程电压值;提供递增的多个脉冲读取电压以对存储单元进行多个读取操作;依据读取操作的读取结果来获得记录读取电压值;以及,依据记录编程电压值、记录读取电压值以及编程验证电压的电压值来获得起始编程电压值及编程脉冲电压递增值。
- 一种存储器-201410490374.6
- 舒清明;胡洪;张建军 - 北京兆易创新科技股份有限公司
- 2014-09-23 - 2019-04-09 - G11C16/20
- 本发明公开了一种存储器,该存储器包括:存储阵列和全局位线;所述存储阵列,包括以阵列排布的若干个存储单元,所述存储单元由隔离区按列隔开;至少一条所述全局位线,所述全局位线为相连的n条窄全局位线,所述窄全局位线的宽度小于宽度阈值,所述窄全局位线位于所述存储阵列的隔离区所在区域的上方,其中,n为整数且大于或等于2。本发明提供的一种存储器,通过将全局位线拆分为n条窄全局位线,使得存储器的任意一列存储单元均不会被窄全局位线完全覆盖,进而在紫外光照射后,存储器的存储单元的初始化一致性良好。
- 专利分类