“南尚完”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果62个，建议您升级VIP下载更多相关专利

[发明专利]非易失性存储器件-CN201810070942.5有效
发明人：李宗勋;赵恩锡;郑羽杓;南尚完;宋仲镐;李在训;洪玧昊 -专利权人：三星电子株式会社
申请日： 2018-01-24 - 公布日： 2023-10-20 - 主分类号： G11C7/10 文献下载
摘要：非易失性存储器件包括：存储单元阵列区域，其中存储单元竖直地堆叠在衬底上；以及页缓冲器，其中布置了第一页缓冲器和第二页缓冲器。存储单元阵列区域和第一页缓冲器之间的第一距离小于存储单元阵列区域和第二页缓冲器之间的第二距离。第一页缓冲器包括响应于第一控制信号驱动的第一晶体管。第二页缓冲器包括响应于与第一控制信号相对应的第二控制信号驱动的第二晶体管。相对于第一晶体管和第二晶体管的设计约束和工艺约束中的至少一个是不同的。
非易失性存储器

[发明专利]包括NAND串的存储器设备及操作存储器设备的方法-CN201810722252.3有效
发明人：金完东;金兑炫;南尚完;朴商秀;郑宰镛 -专利权人：三星电子株式会社
申请日： 2018-06-29 - 公布日： 2023-10-03 - 主分类号： G11C16/08 文献下载
摘要：为了操作包括多个NAND串的存储器设备，当选择的字线的电压增加时，使多个NAND串中未选择的NAND串浮置，以使得未选择的NAND串的沟道电压升高。当选择的字线的电压降低时，使未选择的NAND串的沟道电压放电。当选择的字线的电压增加时，可以通过使未选择的NAND串浮置以使得未选择的NAND串的沟道电压的升高与选择的字线的电压的增加一起发生来降低负载，当选择的字线的电压降低时，可以通过在选择的字线的电压降低时使未选择的NAND串的升高的沟道电压放电来降低负载。通过这样降低选择的字线的负载，可以缩短电压建立时间并提高存储器设备的操作速度。
包括 nand 存储器设备操作方法

[发明专利]非易失性存储器装置及其操作方法以及控制逻辑-CN201710934299.1有效
发明人： 南尚完;边大锡;尹治元 -专利权人：三星电子株式会社
申请日： 2017-10-10 - 公布日： 2023-07-25 - 主分类号： G11C8/10 文献下载
摘要：提供了非易失性存储器装置及其操作方法以及控制逻辑。所述非易失性存储器装置包括结合到包含串的存储器单元阵列的控制逻辑。控制逻辑被配置为在用于从被选择的串感测数据的感测操作的设置间隔期间控制被施加到未选择的串选择线的第一弱导通电压和被施加到未选择的地选择线的第二弱导通电压。未选择的串选择线和未选择的地选择线分别连接到同一个未选择的串的串选择晶体管和地选择晶体管。被选择的串和未选择的串共同连接到同一条位线。第一弱导通电压和第二弱导通电压分别小于未选择的串中的串选择晶体管和地选择晶体管的阈值电压。
非易失性存储器装置及其操作方法以及控制逻辑

[发明专利]非易失性存储器装置及其操作方法、存储装置-CN202310034674.2在审
发明人：千毅贤;南尚完 -专利权人：三星电子株式会社
申请日： 2023-01-10 - 公布日： 2023-07-14 - 主分类号： G11C16/30 文献下载
摘要：公开了非易失性存储器装置、非易失性存储器的操作方法和存储装置。该非易失性存储器装置包括：包括多个存储器单元的存储器单元阵列、与多个存储器单元连接的多条位线和多条字线、与多个存储器单元连接的共源极线、包括共源极线噪声控制逻辑电路并被配置为生成包括第一电压和第二电压的多个电压的控制逻辑电路、被配置为接收多个电压并被配置为选择多个电压中的至少一个的电压选择器、以及被配置为接收至少一个选择的电压并被配置为控制共源极线的电压的共源极线驱动器，并且共源极线噪声控制逻辑电路被配置为基于编程信息控制电压选择器，以选择多个电压中的至少一个。
非易失性存储器装置及其操作方法存储

[发明专利]非易失性存储器设备和包括其的存储设备-CN201710674694.0有效
发明人： 南尚完;朴商仁 -专利权人：三星电子株式会社
申请日： 2017-08-09 - 公布日： 2023-07-04 - 主分类号： G11C7/12 文献下载
摘要：一种非易失性存储器设备，包括存储器单元阵列、行解码器电路、页缓冲器电路和控制逻辑电路。所述控制逻辑电路控制所述行解码器电路和所述页缓冲器电路执行：(1)预编程，即，顺序地选择多个存储器块并且增大所选存储器块的串选择晶体管或接地选择晶体管的阈值电压，以及(2)在完成所述预编程之后，主编程，即，顺序地选择所述多个存储器块、对所选存储器块的串选择晶体管或接地选择晶体管编程并且通过使用验证电压执行验证。
非易失性存储器设备包括存储

[发明专利]非易失性存储器件和操作非易失性存储器件的方法-CN202210905884.X在审
发明人：全哄秀;任琫淳;南尚完 -专利权人：三星电子株式会社
申请日： 2022-07-29 - 公布日： 2023-05-23 - 主分类号： G11C16/08 文献下载
摘要：提供了一种非易失性存储器件和操作非易失性存储器件的方法。所述非易失性存储器件包括第一半导体层和第二半导体层。所述第一半导体层包括字线、至少一条串选择线、至少一条接地选择线、和包括至少一个存储块的存储单元阵列。所述第二半导体层包括第一地址译码器和第二地址译码器。所述第一地址译码器设置在与单元区域的第一侧相邻的第一延伸区域下面，并且包括驱动所述字线、所述至少一条串选择线和所述至少一条接地选择线的多个第一通道晶体管。所述第二地址译码器设置在与所述单元区域的第二侧相邻的第二延伸区域下面，并且包括驱动所述至少一条串选择线和所述至少一条接地选择线的多个第二通道晶体管。
非易失性存储器操作方法

[发明专利]非易失性存储器装置以及数据操作方法-CN201710722567.3有效
发明人： 南尚完;边大锡;尹治元 -专利权人：三星电子株式会社
申请日： 2017-08-22 - 公布日： 2023-05-23 - 主分类号： G11C16/08 文献下载
摘要：非易失性存储器装置以及数据操作方法。一种非易失性存储器装置，包括：存储器单元阵列和行解码器电路。在将第一预脉冲施加到连接到第一虚拟存储器单元的第一虚拟字线之后，在将第二预脉冲施加到连接到第二虚拟存储器单元的第二虚拟字线之后，行解码器电路导通选择的存储器块的多个单元串的存储器单元。
非易失性存储器装置以及数据操作方法

[发明专利]存储器件的操作方法、编程方法及存储器系统的操作方法-CN202211431295.9在审
发明人：李耀翰;南尚完;朴相元;赵志虎;朴恩香 -专利权人：三星电子株式会社
申请日： 2022-11-14 - 公布日： 2023-05-19 - 主分类号： G11C16/34 文献下载
摘要：本公开提供了一种存储器件的操作方法、编程方法及存储器系统的操作方法。公开了一种包括沿与衬底垂直的方向堆叠的多个存储单元的存储器件的操作方法。所述方法包括：基于第一编程参数来对来自所述多个存储单元当中的连接到选定字线的选定存储单元执行第一编程循环至第(n‑1)编程循环；以及在所述第(n‑1)编程循环被执行之后，基于与所述第一编程参数不同的第二编程参数来对所述选定存储单元执行第n编程循环至第k编程循环。在此，n是大于1的整数并且k是大于或等于n的整数。所述第一编程参数和所述第二编程参数中的每一者包括在所述第一编程循环至所述第k编程循环中使用的编程电压增量、2级验证范围和位线强制电压中的至少两者。
存储器件操作方法编程方法存储器系统

[发明专利]存储器封装件、存储器装置及其操作方法-CN202211389817.3在审
发明人：崔宰熏;南尚完;尹翔镛;曹国铉 -专利权人：三星电子株式会社
申请日： 2022-11-08 - 公布日： 2023-05-16 - 主分类号： G11C7/10 文献下载
摘要：提供了存储器封装件、存储器装置及其操作方法。所述存储器封装件包括：印制电路板；第一存储器装置，堆叠在印制电路板上；以及第二存储器装置，堆叠在第一存储器装置上。第一存储器装置包括第一一次性可编程(OTP)块，第二存储器装置包括与第一OTP块不同的第二OTP块，并且从第一存储器装置的一侧到第一OTP块的水平距离不同于从第二存储器装置的一侧到第二OTP块的水平距离。
存储器封装装置及其操作方法

[发明专利]检测缺陷的半导体存储器件及其操作方法-CN202211252889.3在审
发明人：郑凤吉;南尚完;郑基镐 -专利权人：三星电子株式会社
申请日： 2022-10-13 - 公布日： 2023-05-12 - 主分类号： G11C16/04 文献下载
摘要：提供了一种检测缺陷的存储器件及其操作方法。该存储器件包括：存储器单元区，包括存储数据的存储器单元阵列；以及外围电路区，包括被配置为控制存储器单元阵列的操作的控制逻辑，其中外围电路区还包括缺陷检测电路，缺陷检测电路被配置为：通过从多个输入信号中选择第一输入信号并且基于时钟信号对第一输入信号的至少一个时间间隔进行计数来生成计数结果值，以及通过将期望值与计数结果值进行比较来检测第一输入信号的缺陷，该至少一个时间间隔是其中保持逻辑低或逻辑高的时间长度。
检测缺陷半导体存储器件及其操作方法

[发明专利]用于检测位线和字线的缺陷的非易失性存储器设备-CN202211399313.X在审
发明人：高准英;南尚完;金有世;金喜源 -专利权人：三星电子株式会社
申请日： 2022-11-09 - 公布日： 2023-05-12 - 主分类号： G11C29/12 文献下载
摘要：提供了一种非易失性存储器设备。非易失性存储器设备包括：存储器单元阵列，其包括多个单元串，每个单元串包括分别连接到字线的存储器单元；页缓冲器电路，其包括分别通过位线连接到存储器单元的页缓冲器，其中，第一页缓冲器通过第一位线连接到第一单元串；控制逻辑电路，其被配置为控制预感应操作在预感应时间段期间将第一位线和第一单元串彼此断开，以便检测第一位线的缺陷，并且控制后感应操作在后感应时间段中将第一位线和第一单元串彼此连接，以便检测字线和第一位线的缺陷；和缺陷检测电路，其被配置为基于感应操作，检测字线的缺陷。
用于检测缺陷非易失性存储器设备

[发明专利]存储装置及其操作方法-CN202211337685.X在审
发明人： 南尚完;金炯坤;郑凤吉;洪允镐;黄柱盛 -专利权人：三星电子株式会社
申请日： 2022-10-28 - 公布日： 2023-05-05 - 主分类号： G11C16/08 文献下载
摘要：公开的是存储装置及其操作方法。所述存储装置包括：存储块，所述存储块与多条字线连接；电压发生电路，所述电压发生电路被配置为通过多条驱动线来输出第一非选择电压；以及地址译码电路，所述地址译码电路被配置为将所述多条驱动线与所述多条字线中的未选字线连接。在所述多条字线的字线设置时段期间，所述电压发生电路在所述未选字线中的第一未选字线达到第一目标电平时使所述多条驱动线当中的与所述第一未选字线相对应的第一驱动线浮置，并且在所述未选字线中的第二未选字线达到与所述第一目标电平不同的第二目标电平时使所述多条驱动线当中的与所述第二未选字线相对应的第二驱动线浮置。
存储装置及其操作方法

[发明专利]非易失性存储器设备-CN202211358097.4在审
发明人：金有世;南尚完;郑基镐 -专利权人：三星电子株式会社
申请日： 2022-11-01 - 公布日： 2023-05-05 - 主分类号： G11C11/406 文献下载
摘要：一种非易失性存储器设备包括：存储器单元阵列，包括三个或更多个平面；第一时钟发生器，生成具有第一周期的第一时钟信号；第二时钟发生器，生成具有随温度变化的第二周期的第二时钟信号；多个时钟转换控制器，输出第一时钟信号和第二时钟信号之一作为参考时钟信号；包括多个位线截断发生器的控制逻辑，所述多个位线截断发生器基于参考时钟信号输出多个位线截断信号；以及多个页缓冲器，根据位线截断信号连接平面的位线和数据锁存节点。
非易失性存储器设备

[发明专利]存储器件-CN202211267863.6在审
发明人：金炳秀;南尚完;徐民宰;任琫淳 -专利权人：三星电子株式会社
申请日： 2022-10-17 - 公布日： 2023-04-25 - 主分类号： H10B10/00 文献下载
摘要：一种存储器件，包括被分隔区域分隔开的第一单元阵列区域和第二单元阵列区域，该第一单元阵列区域和该第二单元阵列区域中的每一者包括至少一个存储块，该存储块具有在第一方向上堆叠的多个栅电极层。该栅电极层包括上选择电极层和第一电极层，该上选择电极层包括多条串选择线，该第一电极层包括布置在该多条串选择线下方的多条第一字线。该第一字线包括第一连接线和多条第二连接线，该第一连接线将该第一字线的远离该分隔区域的第一端部彼此连接，该第二连接线将该多条第一字线的与该分隔区域相邻的一些第二端部彼此连接，其中，每一条第二连接线比该第一连接线短。
存储器件

[发明专利]包括锁存器的页缓冲器和包括该页缓冲器的存储器件-CN202210749453.9在审
发明人：郑基镐;南尚完;金炯坤 -专利权人：三星电子株式会社
申请日： 2022-06-28 - 公布日： 2023-04-25 - 主分类号： G11C7/10 文献下载
摘要：一种存储器件，包括：页缓冲器电路，所述页缓冲器电路包括连接到多条位线中的每条位线的页缓冲器。页缓冲器包括：至少一个附加锁存器和N个数据锁存器；以及控制逻辑电路，控制页缓冲器的设置。基于第一设置，将在当前编程操作中编程的数据存储在N个数据锁存器中的一些数据锁存器和至少一个附加锁存器中，并且在完成当前编程操作之前，将要在下一编程操作中编程的数据存储在N个数据锁存器中的其他数据锁存器和至少一个附加锁存器中。基于第二设置，在当前编程操作和下一编程操作中不将外部提供的数据存储在至少一个附加锁存器中。
包括锁存器缓冲器存储器件

1
2
3
4
5
下一页»
尾页
共 62 条