[发明专利]一种带有铜质台阶和梳状通道设计的铜夹键合结构在审
| 申请号： | 201910761668.0 | 申请日： | 2019-08-16 |
| 公开（公告）号： | CN110571198A | 公开（公告）日： | 2019-12-13 |
| 发明（设计）人： | 刘强;刘林奇 | 申请（专利权）人： | 天津大学 |
| 主分类号： | H01L23/31 | 分类号： | H01L23/31;H01L23/495 |
| 代理公司： | 12201 天津市北洋有限责任专利代理事务所 | 代理人： | 曹玉平 |
| 地址： | 300072*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种带有铜质台阶和梳状通道设计的铜夹键合封装结构，包括芯片层，所述芯片层的下端，通过焊层与分割成两部分的引线框架层相贴合，所述芯片层的上端通过焊层与设置为T型台阶结构铜夹层的下端相贴合，所述T型台阶结构铜夹层上端的一侧，连接有倾斜式铜夹段，所述倾斜式铜夹段的另一端，连接有通过焊层与被分割的另一部分引线框架层相贴合的水平设置的铜夹层，所述倾斜式铜夹段与水平设置的铜夹层共同开设有梳状通道。本发明旨在提供一种新的铜夹键合结构，以显著降低芯片键合区域的热应力，解决传统铜夹封装可靠性低的问题，同时增强器件与塑封层的结合强度，避免分层。 | ||
| 搜索关键词： | 铜夹 铜夹层 倾斜式 芯片层 焊层 贴合 梳状通道 水平设置 引线框架 上端 芯片键合区域 封装可靠性 封装结构 键合结构 热应力 塑封层 分割 分层 键合 铜质 下端 | ||
【主权项】：
1.一种带有铜质台阶和梳状通道设计的铜夹键合封装结构，包括芯片层，其特征在于：所述芯片层的下端，通过焊层与分割成两部分的引线框架层相贴合，所述芯片层的上端通过焊层与设置为T型台阶结构铜夹层的下端相贴合，所述T型台阶结构铜夹层上端的一侧，连接有倾斜式铜夹段，所述倾斜式铜夹段的另一端，连接有通过焊层与被分割的另一部分引线框架层相贴合的水平设置的铜夹层，所述倾斜式铜夹段与水平设置的铜夹层共同开设有梳状通道。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津大学，未经天津大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910761668.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体封装-201910440168.7
- 李涩琪;金永培 - 三星电子株式会社
- 2019-05-24 - 2020-02-14 - H01L23/31
- 提供一种半导体封装。半导体封装包括第一基板、布置在第一基板上的第一半导体芯片、布置在第一半导体芯片的侧表面上的第一组至少一个焊球、布置在第一半导体芯片和第一基板上并且与第一组至少一个焊球接触的中介层、以及布置在第一半导体芯片和中介层之间并且被配置为使第一半导体芯片的上表面的至少一部分暴露的粘合层，其中从第一基板的上表面到第一半导体芯片的上表面的第一高度大于第一组至少一个焊球的第二高度。
- 在再钝化之前具有球附接的晶圆芯片级封装-201910705410.9
- D·小松;M·涩谷 - 德克萨斯仪器股份有限公司
- 2019-08-01 - 2020-02-14 - H01L23/31
- 本申请公开了在再钝化之前具有球附接的晶圆芯片级封装。所公开的示例提供了方法(200)，其包括至少部分地在晶圆的导电部件上方形成导电结构(214)，将焊球结构附接到导电结构的侧面(220)，然后在晶圆的侧面上靠近导电结构的侧面形成再钝化层(230)。进一步的示例提供微电子器件和集成电路，其包括与金属化结构的导电部件耦合的导电结构、连接到导电结构的焊球结构以及设置在金属化结构的侧面上靠近导电结构的侧面的印刷的再钝化层。
- 组件-201910707286.X
- 大坪喜人;楠元彦 - 株式会社村田制作所
- 2019-08-01 - 2020-02-14 - H01L23/31
- 本发明提供了提高屏蔽性能的组件。组件(101)具备：具有主面的基板、安装于主面(1u)的第一部件(41)、以及跨第一部件(41)地接合到主面(1u)的两根以上的导线(5)。两根以上的上述导线(5)各自具有第一端(51)和第二端(52)。当关注两根以上的上述导线(5)中的相互相邻的两根导线(5)时，上述两根导线(5)的第一端(51)彼此之间的距离(A)短于上述两根导线(5)的第二端(52)彼此之间的距离(B)。
- 一种晶圆级封装分割方法及晶圆级封装器件-201911076433.4
- 战毅;孙传彬;董国强;陈文礼;陈文祥;公衍刚 - 烟台睿创微纳技术股份有限公司
- 2019-11-06 - 2020-02-14 - H01L23/31
- 本申请公开了晶圆级封装分割方法，包括获得由窗口层晶圆和器件层晶圆键合成的预处理晶圆，窗口层晶圆具有多个间隔排列的功能型凹槽和第一分割凹槽，器件层晶圆具有多个第二分割凹槽、读出电路和多个微桥结构；研磨窗口层晶圆，直至窗口层晶圆的厚度等于或小于第一分割凹槽的深度；通过读出电路进行晶圆级测试，获得经研磨的预处理晶圆的性能；将预设填充物填充至晶圆级测试后的预处理晶圆的第一分割凹槽和第二分割凹槽，得到填充后预处理晶圆；研磨填充后预处理晶圆的器件层晶圆，直至器件层晶圆的厚度等于或小于第二分割凹槽的深度，得到待分割晶圆；去除预设填充物，得到单个的晶圆级封装器件，提高晶圆级封装器件的良率和生产效率，降低成本。
- 半导体嵌入式混合封装结构及其制作方法-201510845904.9
- 蔡亲佳 - 蔡亲佳
- 2015-11-27 - 2020-02-14 - H01L23/31
- 本发明公开了一种半导体嵌入式混合封装结构及其制作方法，该封装结构包括：线路板，其具有相对设置的第一表面和第二表面；设于线路板内的、至少用以容置半导体芯片(Bare Die)和半导体芯片封装体(Semiconductor Package)的开口或空腔；设置于开口或空腔内的半导体芯片；设置于开口或空腔内的半导体芯片封装体；封装材料，至少用以覆盖线路板的第一表面及填充开口或空腔内未被半导体芯片及半导体芯片封装体占据的空间；重布线层，至少用于电气连接半导体芯片，半导体芯片封装体和线路板。本发明中的半导体嵌入式混合封装结构及其制作方法采用线路板嵌入式技术方案，可以简化半导体芯片和半导体芯片封装体的整合工艺流程，提高集成品质和性能，有效减小集成面积。
- 具有可拆卸的互连结构的集成电路封装体-201610938376.6
- 谢园林 - 阿尔特拉公司
- 2016-10-25 - 2020-02-14 - H01L23/31
- 一种集成电路封装体可以包括：第一集成电路裸片，具有第一凸块结构；第二集成电路裸片，具有第二凸块结构；以及可拆卸的互连结构，具有第一导电结构和第二导电结构，该可拆卸的互连结构被定位在第一集成电路裸片与第二集成电路裸片之间。为了建立在第一集成电路裸片与第二集成电路裸片之间的电连通，可拆卸的互连结构的第一导电结构被连接到第一集成电路裸片的第一凸块结构，并且可拆卸的互连结构的第二导电结构被连接到第二集成电路裸片的第二凸块结构。可拆卸的互连结构还可以用于促进在封装第一集成电路裸片和第二集成电路裸片以形成集成电路封装体之前的晶片级测试。
- 一种集成电路芯片的装饰结构及电子设备-201920732633.X
- 易治明;袁超;徐威 - 东莞市光纳光电科技有限公司
- 2019-05-21 - 2020-02-14 - H01L23/31
- 本实用新型涉及一种集成电路芯片的装饰结构及电子设备，该装饰结构包括：光阻层，设置在集成电路芯片的上方，光阻层由具有第一折射率的光阻剂构成，光阻层的上表面形成有凹槽；第二折射率层，设置在光阻层的上方以覆盖光阻层的上表面，第二折射率层具有不同于第一折射率的第二折射率；其中，第二折射率层至少填充所述凹槽的部分。本实用新型直接在集成电路芯片上设置的光阻层上进行光学蚀刻从而加工形成纹理图案，不需要纹理模板和转印，加工简单，图案灵活，生产效率高且纹理结构更清晰。
- 一种柔性芯片封装结构-201920967827.8
- 王波;缪炳有;宋冬生;刘东亮;滕乙超;魏瑀 - 浙江荷清柔性电子技术有限公司
- 2019-06-25 - 2020-02-14 - H01L23/31
- 一种柔性芯片封装结构，包括柔性电路板、具有微结构的柔性支撑薄膜和柔性芯片，所述柔性支撑薄膜设置于所述柔性电路板和所述柔性芯片之间，所述柔性电路板与所述柔性芯片电性互连。本实用新型能实现芯片封装结构的柔性化并增加其弯曲变形能力。
- 一种采用金属导电柱的扇出型堆叠封装结构-201921160289.8
- 王新;蒋振雷 - 杭州晶通科技有限公司
- 2019-07-23 - 2020-02-14 - H01L23/31
- 本实用新型涉及一种采用金属导电柱的扇出型堆叠封装结构，从上至下依次设置塑封层和重新布线层，塑封层内塑封有若干带有金属触点的第一芯片或器件，在塑封层内对应于重新布线层的上触点处还塑封了若干金属导电柱，金属导电柱的两端，一端与塑封层的表面齐平，另一端与重新布线层的上触点接触，重新布线层的下触点上设置锡球，在塑封层的上表面对应于金属导电柱的露出端处还设有第二芯片或器件。采用本实用新型的设计方案，相比较于传统方法中使用的较为复杂的多步骤光刻工艺来制作铜柱的方式，大大提高了封装的灵活度和便捷性，简化了整个工艺制程，节省了成本。
- 一种氮化镓基芯片的封装结构-201921167662.2
- 孟立智;甘琨;张江鹏;田志怀;宋士增;李会杰 - 同辉电子科技股份有限公司
- 2019-07-24 - 2020-02-14 - H01L23/31
- 本实用新型公开了一种氮化镓基芯片的封装结构，包括基板，基板的上侧壁固定安装有氮化镓芯片，基板的上侧壁均匀固定安装有支撑装置，支撑装置的上侧壁固定安装有支撑板，支撑板的下侧壁均匀固定安装有第一支撑杆，支撑板的上侧壁均匀固定安装有第二支撑杆，基板的上侧壁固定安装有封装体，本实用新型通过基板和封装体内的支撑装置及支撑板的结构，当此装置受外力令封装体损坏时，支撑装置和支撑板能够继续对氮化镓芯片起到保护作用，同时在支撑装置内的弹簧片的作用能够对外力进行缓冲，进而进一步对氮化镓芯片进行保护，令此芯片可以反复使用。
- 封装结构-201910088402.4
- 陈宪伟;陈明发;叶松峯 - 台湾积体电路制造股份有限公司
- 2019-01-29 - 2020-02-11 - H01L23/31
- 一种封装结构包括至少一个第一半导体管芯、绝缘封装体、隔离层及重布线层。至少一个第一半导体管芯具有半导体衬底及安置在半导体衬底上的导电杆。绝缘封装体部分地包封第一半导体管芯，其中导电杆具有被绝缘封装体环绕的第一部分及从绝缘封装体凸出的第二部分。隔离层安置在绝缘封装体上且环绕导电杆的第二部分。重布线层安置在第一半导体管芯及隔离层上，其中重布线层电连接到第一半导体管芯的所述导电杆。
- 具有对称布置的功率连接端的半导体封装及其制造方法-201910674963.2
- J·赫格尔;T·洪;T·卡切夫斯基;M·拉斯曼;C·施魏克特 - 英飞凌科技股份有限公司
- 2019-07-25 - 2020-02-11 - H01L23/31
- 一种具有双侧冷却结构的半导体封装，其包括：上导电元件，其具有向外露出的金属表面；下承载衬底，其具有上导电层、下导电层以及布置在上导电层与下导电层之间的电绝缘层，其中，该下导电层具有向外露出的表面；第一导电间距保持件，其布置在上导电元件与上导电层之间；至少一个功率半导体芯片，其布置在上导电元件与上导电层之间；第二导电间距保持件，其布置在上导电元件与功率半导体芯片之间；以及第一、第二和第三功率连接端，这些功率连接端沿着半导体封装的第一侧布置，其中，第二功率连接端布置在第一功率连接端与第三功率连接端之间，其中，第一功率连接端和第三功率连接端构造用于施加第一供电电压，其中，第二功率连接端构造用于施加第二供电电压。
- 封装体-201910680355.2
- 王垂堂;蔡仲豪;余振华;吕俊麟;普翰屏;吴凯强 - 台湾积体电路制造股份有限公司
- 2019-07-26 - 2020-02-11 - H01L23/31
- 一种封装体包括半导体封装体、衬底及第二绝缘包封体，半导体封装体包括半导体管芯及第一绝缘包封体。第一绝缘包封体包封半导体管芯。衬底包括重布线路电路，其中衬底通过重布线路电路电耦合到半导体封装体。第二绝缘包封体设置在衬底上且局部地覆盖衬底，其中衬底夹置在半导体封装体与第二绝缘包封体之间。
- 电子装置及其制造方法-201910700677.9
- 李佩璇;谢静华;黄见翎;邱于庭;郭瑞昌 - 台湾积体电路制造股份有限公司
- 2019-07-31 - 2020-02-11 - H01L23/31
- 提供一种电子装置及其制造方法。所述电子装置包括芯片封装、设置在芯片封装上的核心介电层、以及设置在与芯片封装相对的核心介电层上的天线图案。芯片封装包括半导体芯片、包封半导体芯片的绝缘包封体、以及电耦合到半导体芯片的重布线结构。重布线结构包括位在芯片封装的最外侧处的第一电路图案以及设置在第一电路图案与绝缘包封体之间的图案化介电层。核心介电层接触第一电路图案。核心介电层与图案化介电层具有不同的材料。天线图案电耦合到芯片封装。
- 集成电路封装件及其制造方法-201610049032.X
- 汪虞;王政尧 - 苏州日月新半导体有限公司
- 2016-01-25 - 2020-02-11 - H01L23/31
- 本发明是关于集成电路封装件及其制造方法。根据本发明的一实施例的集成电路封装件包含：承载元件，具有相对的第一承载面及第二承载面；至少一第一集成电路元件，设置于该第一承载面；第一注塑壳体，设置于该第一承载面且塑封该第一集成电路元件；至少一第二集成电路元件，设置于该第二承载面；若干导通柱，设置于该第二承载面且经配置以与该第一集成电路元件及该第二集成电路元件电连接；及第二注塑壳体，设置于该第二承载面且塑封该第二集成电路元件与该若干导通柱，其中该导通柱远离该第二承载面的底部暴露于该第二注塑壳体外。本发明可满足电子产品日趋功能强大而尺寸缩小的需求。
- 半导体封装及其制造方法-201710442644.X
- 林柏均 - 南亚科技股份有限公司
- 2017-06-13 - 2020-02-11 - H01L23/31
- 本公开提供一种半导体封装及其制造方法。半导体封装包括一第一元件以及位于该第一元件上的一凸块结构。在一些实施例中，该第一元件具有一第一上表面与一第一侧，其中该第一上表面与该第一侧形成该第一元件的一第一角部。在一些实施例中，该凸块结构位于该第一上表面上，并且横向延伸跨过该第一元件的该第一侧。该凸块结构通过横向延伸可接触一横向相邻元件的一对应导体，以于该半导体元件与该横向相邻元件之间实现一横向信号路径，而未使用对应于重布线层的一重布线结构。本公开提供的半导体封装可降低半导体制造成本。
- 芯片封装结构和电子设备-201920895018.0
- 董昊翔 - 深圳市汇顶科技股份有限公司
- 2019-06-14 - 2020-02-11 - H01L23/31
- 一种芯片封装结构和电子设备，能够降低芯片封装过程中的短路失效的概率，提升芯片的可靠性。该芯片封装结构包括：芯片、基板和引线；所述芯片设置于所述基板上方；其中，所述芯片包括引脚焊盘和测试金属单元，所述引线用于电连接所述引脚焊盘和所述基板；所述测试金属单元设置于非所述引线下方的所述芯片的边缘区域。
- 芯片封装结构和电子设备-201920905414.7
- 董昊翔 - 深圳市汇顶科技股份有限公司
- 2019-06-14 - 2020-02-11 - H01L23/31
- 一种芯片封装结构和电子设备，能够减小芯片封装的厚度，实现芯片封装超薄化。该一种芯片封装结构，包括：芯片、基板、引线和引线保护胶；所述引线用于电连接所述芯片和所述基板；所述引线保护胶用于支撑所述引线，其中，所述引线保护胶的最高点不高于所述引线的上沿的最高点。
- 半导体封装件和包括该半导体封装件的天线模块-201910418189.9
- 李用军;金镇洙 - 三星电子株式会社
- 2019-05-20 - 2020-02-07 - H01L23/31
- 本发明提供一种半导体封装件和包括该半导体封装件的天线模块。所述半导体封装件包括：框架，具有第一通孔和第二通孔；半导体芯片，设置在所述框架的所述第一通孔中，并具有设置有连接焊盘的有效表面和设置在所述有效表面的相对侧上的无效表面；布线片，设置在所述框架的所述第二通孔中，并包括主体部和贯穿所述主体部的多个导通孔；包封剂，包封所述半导体芯片的至少一部分和所述布线片的至少一部分；以及连接构件，设置在所述半导体芯片的所述有效表面上，并包括电连接到所述半导体芯片的所述连接焊盘和所述布线片的所述导通孔的重新分布层。
- 封装结构和电子装置-201910962547.2
- 窦志敏;陈丘;叶润清;佘勇;马富强 - 华为技术有限公司
- 2019-10-10 - 2020-02-07 - H01L23/31
- 本申请公开了一种封装结构，由于第二元器件与第二基板连接，使得第二元器件的热量能够直接传输至第二基板。另外，每个第二散热块与至少一个第二连接柱连接，且每个第二散热块连接一个第二元器件，即至少部分第二元器件与第二连接柱通过第二散热块连接，使得至少部分第二元器件的热量还能够通过第二散热块传输至第二连接柱，再通过第二连接柱传输至第二基板或第二连接柱连接的其它结构，从而将第二元器件的热量传输出去，增加第二元器件的导热途径。本申请中，封装结构内的元器件的热量传输途径均有多种，在元器件工作发热时，能够通过多种途径及时的将热量传输出去，以提高封装结构的热量传输效率，增强封装结构的散热效果。
- 一种SSD存储芯片封装结构及制造方法-201910974504.6
- 庞宝龙;刘海涛;王蕊 - 华天科技(西安)有限公司
- 2019-10-14 - 2020-02-07 - H01L23/31
- 本发明公开了一种SSD存储芯片封装结构及制造方法，结构包括：基板；存储芯片，多个所述存储芯片依次堆叠并粘在基板的正面上；相邻所述存储芯片之间、存储芯片基板之间均通过键合线电性连接；导电柱，所述导电柱设置在存储芯片周边的所述基板上；导电柱与基板电性连接；第一塑封体，所述第一塑封体包覆基板、存储芯片、键合线和导电柱；导电柱顶部露出第一塑封体表面；控制芯片，所述控制芯片贴装在基板的背面，控制芯片与基板电性连接；及第二塑封体，所述第二塑封体包覆在控制芯片和基板，且控制芯片底面裸露第二塑封体下表面。该结构既可以有效散热，又同时缩小了封装体积。从而提高封装质量。
- 一种分拣倒装芯片的封盖高导热封装结构及其封装工艺-201911041615.8
- 阳芳芳;汪婷;马军;张光明 - 太极半导体(苏州)有限公司
- 2019-10-30 - 2020-02-07 - H01L23/31
- 本发明公开了一种分拣倒装芯片的封盖高导热封装结构及其封装工艺，包含基板、倒装芯片、金属盖和镀镍铜片，金属盖焊接在基板上，倒装芯片位于金属盖内；倒装芯片与基板之间设置填充胶，镀镍铜片通过下导热粘接层粘贴在倒装芯片的背面，镀镍铜片通过上导热粘接层与金属盖粘连；本方案采用上下双层导热粘接剂与镀镍铜片结合的结构，最终实现高导热的封盖产品封装；镀镍铜片本身制造成本低廉，有很高的实用性，且镀镍铜片的热传导系数约为硅垫片的2.6倍；实现了热量从薄型分拣倒装芯片到金属盖的快速传递，并满足客户对封装类型的个性化追求，适用于更大的芯片与金属盖间隙以及更高的散热要求，其工艺也具备较高的量产操作性。
- 一种分拣倒装芯片的封盖平衡性填充封装结构及工艺-201911048861.6
- 阳芳芳;陆海琴;马军;张光明 - 太极半导体(苏州)有限公司
- 2019-10-31 - 2020-02-07 - H01L23/31
- 本发明公开了一种分拣倒装芯片的封盖平衡性填充封装结构及工艺，包含基板、倒装芯片、硅垫片和金属盖，金属盖焊接在基板上，倒装芯片位于金属盖内；倒装芯片与基板之间设置填充胶，倒装芯片背面的左右两侧上均设置有硅垫片；硅垫片的上下两侧均通过导热粘接层与金属盖盒倒装芯片粘连；本方案采用上下双层导热界面胶与左右两块硅垫片相结合的结构，保证最小散热接触面积，也保证金属盖粘贴时左右平衡无位置偏移，最终实现散热优良的封盖产品封装；导热界面胶的散热系数为3.4W/Mk，硅垫片的散热系数为149W/mK，实现了热量从薄型分拣倒装芯片到金属盖的快速传递，同时满足客户对封装类型的个性化追求，其工艺也具备较高的量产操作性。
- 温度循环测试时阻止产生裂纹的器件和工艺方法-201810756638.6
- 蔡莹;遇寒 - 上海华虹宏力半导体制造有限公司
- 2018-07-11 - 2020-02-07 - H01L23/31
- 本发明公开了一种温度循环可靠性测试时阻止钝化层产生裂纹的器件，将顶层金属和钝化层窗口制作成圆弧形，增加钝化层的厚度，使钝化层厚度大于顶层金属的厚度。本发明还公开了一种温度循环可靠性测试时阻止钝化层产生裂纹的工艺方法。本发明能够有效解决钝化层以及顶层金属的裂纹问题。
- 用于汽车应用中的插入件和半导体模块-201610342616.6
- A.阿尔 - 大众汽车有限公司
- 2016-05-23 - 2020-02-07 - H01L23/31
- 本发明题为“用于汽车应用中的插入件和半导体模块”。在半导体模块中使用的由硅制成的插入件，其中插入件具有用于布置功能半导体的上侧和下侧，沿着在上侧和下侧之间伸展的平面分成连接层和热层。对此构成插入件的表面的连接层具有网状物，所述网状物具有在表面上布置的接触垫用于连接在插入件的表面上布置的功能半导体，而热层不具有金属部并且插入件的由热层形成的下侧用于引出由功能半导体产生的热量。这种插入件的使用在用于汽车应用的半导体模块中实现。
- 一种功率器件模组及其制备方法-201711307492.9
- 田丽纷;王亮;李现兵;石浩;张朋;唐新灵;林仲康;韩荣刚;张喆 - 全球能源互联网研究院有限公司;国网山东省电力公司电力科学研究院;国家电网有限公司
- 2017-12-11 - 2020-02-07 - H01L23/31
- 本发明提供一种功率器件模组及其制备方法，该功率器件模组包括：功率芯片、第一金属膜及第二金属膜，第一金属膜与第二金属膜分别设置于功率芯片的上表面和下表面，解决了现有压接型功率器件接触热阻和接触电阻较高，从而导致功率器件散热性不佳的问题，减少了功率器件模组早期失效的现象。
- 一种半导体存储器件-201810045337.2
- 庄清梅 - 深圳市晶存科技有限公司
- 2018-01-17 - 2020-02-07 - H01L23/31
- 本发明提供了一种半导体存储器件，本发明的散热金属板外围的边缘线为所述堆叠体在所述散热金属板上的投影线的扩张线，所述扩张线为所述堆叠体在所述散热金属板上的投影线向外扩张所述导热硅胶片的厚度长度所得的扩张线，该设置最大程度的提高散热，这是由于热传导角度为45度所导致的，其也可以实现节省材料的目的；散热金属板侧面的凹槽可以防止金属板的脱落，且可以防止堆叠体的翘曲；梯形截面的导热硅胶片在实现导热的同时最大程度的节省导热硅胶片，且有利于树脂的密封。
- 一种增强散热的Power MOSFET及其设计方法-201810026112.2
- 于浩 - 苏州浪潮智能科技有限公司
- 2018-01-11 - 2020-02-07 - H01L23/31
- 本发明实施例公开了一种增强散热的Power MOSFET及其设计方法，所述方法包括：S1、在Power MOSFET的正面表面设置Source极的焊盘；S2、从Power MOSFET的芯片中引出引线连接至所述S1中设置的Source极焊盘；S3、对所述Power MOSFET进行封装。本发明通过在Power MOSFET的正面表面增设Source极的焊盘，实现从正面将Power MOSFET的大功率热量散发出去，保证了Power MOSFET性能的可靠性，确保了周围电子元器件的性能稳定性，同时平衡了由Drain极向Source极的电流流通，提高了电流的通过能力。
- 一种晶圆级扇出型封装结构及封装方法-201710719380.8
- 姚大平;宋涛 - 华进半导体封装先导技术研发中心有限公司
- 2017-08-21 - 2020-02-07 - H01L23/31
- 本发明公开了一种晶圆级扇出型具有电磁屏蔽封装结构及封装方法，其中晶圆级扇出型封装结构包括：框架，框架内部放置一个或者多个芯片；框架与地线连接；封装体，框架和芯片封装于封装体中；封装体的下表面与框架的下表面以及芯片的器件面位于同一平面。将金属导体或者表面镀有金属的陶瓷材料的框架接地，使得晶圆级扇出型封装结构中的封装体与框架形成一个完整的回路，因而可以减小晶圆级封装及结构内部的芯片受到封装结构本身以及封装结构外部的电磁波干扰的可能性，提高晶圆级扇出型封装结构的电学性能。
- 一种高密度无基岛芯片封装结构-201920838065.1
- 杨建伟 - 广东气派科技有限公司
- 2019-06-04 - 2020-02-07 - H01L23/31
- 本实用新型涉及一种高密度无基岛芯片封装结构，包括引线框、芯片和塑封料，所述引线框包括多个引脚，不设置基岛，所述芯片上设有铜柱，所述铜柱上还设有锡帽，所述芯片倒装在引线框的引脚上，并通过铜柱、锡帽与引脚焊接，所述塑封料用于对芯片和引线框进行塑封。采用了特殊的引线框，只包括引脚，不设置基岛，所以引线框结构设计非常简单，密度高，可以一体成型；芯片也采用特殊的结构，芯片通过铜柱与引脚连接，铜柱的焊接面可以设计得较大，而不会明显增加成本，载流能力明显增强，传输路径短，导电性更好，而且良率高；产品封装工艺简单，产品整体可靠性更高；单颗产品材料使用量少，封装后体积超小、低厚，适合更小空间安装，散热性更好。
- 专利分类
