[发明专利]成膜方法和成膜装置在审
| 申请号： | 201910231945.7 | 申请日： | 2019-03-26 |
| 公开（公告）号： | CN110364433A | 公开（公告）日： | 2019-10-22 |
| 发明（设计）人： | 羽根秀臣;大下健太郎;大槻志门;小川淳;吹上纪明;池川宽晃;小林保男;小山峻史 | 申请（专利权）人： | 东京毅力科创株式会社 |
| 主分类号： | H01L21/318 | 分类号： | H01L21/318;H01L21/67;C23C16/34;C23C16/455;C23C16/54 |
| 代理公司： | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人： | 刘新宇 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种成膜方法和成膜装置。在将含硅的原料气体和用于将原料气体氮化的氮化气体交替地供给到基板来在基板上形成含硅氮化膜时，以具有期望的应力的方式形成该含硅氮化膜。以包括以下工序的方式进行成膜处理：将原料吸附工序和所述氮化工序交替反复地进行，来在基板(W)上形成含硅氮化膜；在进行所述原料吸附工序和所述氮化工序之前，设定所述含硅氮化膜的应力；以及氮化时间调整工序，以基于第一对应关系及所设定的所述含硅氮化膜的应力所得到的长度来进行所述氮化工序，其中，所述第一对应关系为所述含硅氮化膜的应力与同所述等离子体形成区域(R1～R3)中的氮化时间对应的参数之间的关系。 | ||
| 搜索关键词： | 氮化 硅氮化膜 基板 成膜装置 原料气体 成膜 吸附 等离子体形成区域 成膜处理 氮化气体 时间调整 期望 | ||
【主权项】：
1.一种成膜方法，其特征在于，包括以下工序：将基板载置于设置在真空容器的内部的载置台；原料吸附工序，向所述真空容器内供给含硅的原料气体，并使该原料气体吸附于所述基板；氮化工序，向等离子体形成区域供给氮化气体，来将吸附于所述基板上的原料气体氮化，其中，所述等离子体形成区域是为了将被供给的气体等离子体化后供给到所述基板而在所述真空容器内设置的区域；将所述原料吸附工序和所述氮化工序交替反复地进行，来在所述基板上形成含硅氮化膜；在进行所述原料吸附工序和所述氮化工序之前，设定所述含硅氮化膜的应力；以及氮化时间调整工序，以基于第一对应关系及所设定的所述含硅氮化膜的应力所得到的长度来进行所述氮化工序，其中，所述第一对应关系为所述含硅氮化膜的应力与同所述等离子体形成区域中的氮化时间对应的参数之间的关系。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社，未经东京毅力科创株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910231945.7/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及其制造方法
- 下一篇：退火方法和半导体器件的制造方法
- 同类专利
- 成膜方法和成膜装置-201910231945.7
- 羽根秀臣;大下健太郎;大槻志门;小川淳;吹上纪明;池川宽晃;小林保男;小山峻史 - 东京毅力科创株式会社
- 2019-03-26 - 2019-10-22 - H01L21/318
- 本发明提供一种成膜方法和成膜装置。在将含硅的原料气体和用于将原料气体氮化的氮化气体交替地供给到基板来在基板上形成含硅氮化膜时，以具有期望的应力的方式形成该含硅氮化膜。以包括以下工序的方式进行成膜处理：将原料吸附工序和所述氮化工序交替反复地进行，来在基板(W)上形成含硅氮化膜；在进行所述原料吸附工序和所述氮化工序之前，设定所述含硅氮化膜的应力；以及氮化时间调整工序，以基于第一对应关系及所设定的所述含硅氮化膜的应力所得到的长度来进行所述氮化工序，其中，所述第一对应关系为所述含硅氮化膜的应力与同所述等离子体形成区域(R1～R3)中的氮化时间对应的参数之间的关系。
- 氮化硅膜及其制造方法与其制造装置-201480063046.6
- 村上彰一;畑下晶保;高洋志;山胁正也 - SPP科技株式会社;大阳日酸株式会社
- 2014-11-17 - 2019-09-03 - H01L21/318
- 本发明是提供一种将有机硅烷作为原料且经由电浆CVD法形成的氮化硅膜的制造方法，其中相对于硅原子与氮原子含量，能降低碳原子及/或氢原子的含量比，且能提升电气特性等氮化硅膜的品质。本发明之一的氮化硅膜是利用电浆CVD法，借由将有机硅烷以及选自由氢气与氨气所组成的群组的至少一种的添加气体进行电浆化所形成。在此氮化硅膜中的硅原子含量与氮原子含量的总合设为1时，碳原子的含量比未达0.8。此外，在此氮化硅膜中的硅原子含量与氮原子含量的总合设为1时，氢原子的含量比未达0.9。根据该氮化硅膜，由于能使漏电流降低等的特性改善，因而能实现提升具有该氮化硅膜的各种装置的可靠性。
- 远程等离子体系统-201610445705.3
- 马修·S·罗杰斯;罗杰·柯蒂斯;劳拉·郝勒查克;肯·旷·赖;伯纳德·L·黄;杰弗里·托宾;克里斯托弗·S·奥尔森;马尔科姆·J·贝文 - 应用材料公司
- 2012-06-29 - 2019-08-16 - H01L21/318
- 本发明的实施方式提供用于堆叠的材料的氮化作用的改良设备与方法。在一个实施方式中，远程等离子体系统包括远程等离子体腔室、处理腔室与输送构件，远程等离子体腔室界定第一区，第一区用于产生包括离子与游离基团的等离子体，处理腔室界定第二区，第二区用于处理半导体器件，处理腔室包括进入口端口，进入口端口形成于处理腔室的侧壁中，进入口端口与第二区流体连通，输送构件设置在远程等离子体腔室与处理腔室之间，且输送构件具有与第一区与进入口端口流体连通的通道，其中输送构件被配置以致通道的纵轴相对于进入口端口的纵轴以约20度至约80度的角度相交。
- 半导体器件的制造方法、衬底处理装置及记录介质-201580033446.7
- 中村吉延;前田喜世彦;广濑义朗;笹岛亮太;桥本良知 - 株式会社国际电气
- 2015-06-24 - 2019-06-11 - H01L21/318
- 具有：准备表面形成有氧化膜的衬底的工序，对所述氧化膜的表面进行前处理的工序，和通过如下处理而在所述前处理后的所述氧化膜的表面上形成含碳的氮化膜的工序，即，将非同时进行下述工序的循环进行规定次数：对所述衬底供给原料气体的工序、对所述衬底供给含碳气体的工序、和对所述衬底供给含氮气体的工序；或者将非同时进行下述工序的循环进行规定次数：对所述衬底供给原料气体的工序、和对所述衬底供给含碳和氮的气体的工序；或者将非同时进行下述工序的循环进行规定次数：对所述衬底供给含碳的原料气体的工序、和对所述衬底供给含氮气体的工序。
- 用于在蚀刻氮化硅时实现超高选择比的方法-201610099255.7
- 海伦·H·朱;琳达·马尔克斯;费萨尔·雅各布;皮利翁·帕克;伊凡·L·贝瑞三世;伊夫兰·A·安格洛夫;朴俊洪 - 朗姆研究公司
- 2016-02-23 - 2019-03-15 - H01L21/318
- 本发明提供了用于在蚀刻氮化硅时实现超高选择比的方法，具体提供了通过提供硅至等离子体选择性地蚀刻在半导体衬底上的氮化硅，以实现氮化硅比含硅材料的高蚀刻选择比的方法。所述方法涉及从固体硅源或流体硅源或两者提供硅。固体硅源可以在衬底的上游，例如在处理室的喷头或喷头附近，或在远程等离子体产生器中。在蚀刻期间可使硅气体源流入等离子体。
- 硅上Ⅲ-N半导体结构和技术-201380058086.7
- S·达斯古普塔;H·W·田;M·拉多萨夫列维奇;N·慕克吉;R·S·周 - 英特尔公司
- 2013-06-12 - 2018-12-14 - H01L21/318
- 本发明公开了硅上Ⅲ‑N半导体集成电路结构和技术。在一些情况下，所述结构包括形成在成核层上的第一半导体层，所述第一半导体层包括位于所述成核层上并且具有多个3‑D半导体结构的3‑D GaN层、以及位于所述3‑D GaN层上的2‑D GaN层。所述结构还可以包括形成在所述第一半导体层上或内的第二半导体层，其中，所述第二半导体层包括位于所述2‑D GaN层上的AlGaN层以及位于所述AlGaN层上的GaN层。另一种结构包括形成在成核层上的第一半导体层以及形成在所述第一半导体层上或内的第二半导体层，其中，所述第一半导体层包括位于所述成核层上的2‑D GaN层，所述第二半导体层包括位于所述2‑D GaN层上的ALGaN层和位于所述ALGaN层上的GaN层。
- 用于提高氮化硅批间均匀度的非晶硅陈化作用-201610179357.X
- 古田学;崔寿永;朴范洙;崔永镇;大森健次 - 应用材料公司
- 2011-08-16 - 2018-07-31 - H01L21/318
- 本发明实施方式提供用于在设置在处理腔室中的大尺寸基板上沉积含氮材料的方法。在一个实施方式中，所述方法包括：在处理腔室中处理一批基板，以在出自所述一批基板的基板上沉积含氮材料；以及在处理所述一批基板期间以预定间隔执行陈化处理，以在设置在所述处理腔室中的腔室组件的表面上沉积导电陈化层。所述腔室组件可包括气体分配板，所述气体分配板由未经阳极化处理的裸铝制成。在一个实例中，所述导电陈化层可包括非晶硅、掺杂非晶硅、掺杂硅、掺杂多晶硅、掺杂碳化硅或其他同类物。
- 硬掩模材料、其形成方法和设备及其用途-201510566292.X
- 维什瓦纳坦·兰加拉扬;乔治·安德鲁·安东内利;阿南达·班纳吉;巴尔特·范施拉文迪杰克 - 诺发系统有限公司
- 2010-11-30 - 2018-06-01 - H01L21/318
- 本申请涉及硬掩模材料、其形成方法和设备及其用途。本发明提供具有高硬度和低应力的硬掩模薄膜。在一些实施例中，薄膜的应力介于约‑600MPa与600MPa之间并且硬度为至少约12GPa。在一些实施例中，通过使用多重致密等离子体后处理在PECVD处理室中沉积多个经掺杂或无掺杂碳化硅子层来制备硬掩模薄膜。在一些实施例中，硬掩模薄膜包括选自由以下各项组成的群组的高硬度含硼薄膜：SixByCz、SixByNz、SixByCzNw、BxCy和BxNy。在一些实施例中，硬掩模薄膜包括包含至少约60原子％的锗的富锗GeNx材料。这些硬掩模可用于集成电路制造的多种后端和前端处理方案中。
- 一种半导体器件及其制造方法-201410111576.5
- 虞肖鹏;傅丰华 - 中芯国际集成电路制造（上海）有限公司
- 2014-03-24 - 2018-02-06 - H01L21/318
- 本发明提供一种半导体器件及其制造方法，所述方法包括提供半导体衬底，在半导体衬底上形成有栅极结构；在栅极结构的两侧依次形成紧靠栅极结构的偏移侧墙和紧靠偏移侧墙的主侧墙，其中，偏移侧墙的构成材料满足以下条件后续实施湿法蚀刻去除主侧墙时采用的热磷酸对主侧墙的构成材料和偏移侧墙的构成材料的蚀刻选择比大于20。根据本发明，不需要在主侧墙和偏移侧墙之间形成额外的由氧化物构成的侧墙，从而降低工艺复杂度和工艺成本。
- 一种镍硅化物的形成方法-201510369145.3
- 鲍宇 - 上海华力微电子有限公司
- 2015-06-29 - 2018-01-26 - H01L21/318
- 本发明公开了一种镍硅化物的形成方法，通过应用应力技术，在NMOS和PMOS上采用应力相反的TiN作为NiPt的保护层，在后续的镍硅化物形成过程中，不同的应力经过反应以及相变被记忆下来，使形成的镍硅化物可对NMOS沟道施加拉应力，对PMOS沟道施加压应力，从而避免了在金属硅化物的形成过程中，引入应力层所带来的负面作用，改善了器件的性能。
- 通过调整宝石球高度获得不同性能氮化硅薄膜的方法-201510492800.4
- 戚艳丽;刘亿军;杨凌旭 - 沈阳拓荆科技有限公司
- 2015-08-12 - 2018-01-12 - H01L21/318
- 一种通过调整宝石球高度获得不同性能氮化硅薄膜的方法，该方法能够在半导体等离子体处理装置中实现不改变工艺参数而实现不同薄膜性能。该方法是采用宝石球作为衬底与加热盘间的支撑及通过选择宝石球的高度来实现间距的调整，并将其设置于半导体镀膜设备的反应腔室中。本发明可通过调整衬底与加热盘间距离，即调整宝石球高度可改变衬底的阻抗、沉积速率及改变衬底上所沉积薄膜的应力。所述衬底与加热盘间的宝石球至少设3个。本发明能够简单有效地通过调整宝石球高度来实现调整沉积的氮化硅薄膜的性能。具有构思科学、易于实现的特点。可广泛应用于半导体薄膜的制造及应用技术领域。
- 在半导体上制造外部氧化物或外部氮化物-201680022269.7
- M·库兹明;P·劳卡宁;Y·穆罕默德;M·图奥米宁;J·达尔;V·图奥米宁;J·米克莱;M·蓬克基宁;K·科科 - 图尔库大学
- 2016-02-17 - 2018-01-02 - H01L21/318
- 用于在半导体的衬底(1)上形成外部氧化物或外部氮化物层(6)的方法，包括提供具有氧化的或氮化的表面层(3)的半导体衬底(1)；在该氧化的或氮化的表面层上供给外部元素(5)；以及将该氧化的或氮化的表面层(3)保持于升高的温度，从而分别通过初始存在于该氧化的或氮化的表面层(3)中的氧或氮氧化或氮化至少部分该外部元素。
- 绝缘膜、半导体装置的制造方法以及半导体装置-201380017829.6
- 冈崎健一;佐佐木俊成;横山周平;羽持贵士 - 株式会社半导体能源研究所
- 2013-03-18 - 2017-03-15 - H01L21/318
- 在包括具有氧化物半导体膜的晶体管及在该晶体管上的保护膜的半导体装置中，以如下条件下形成包含超过化学计量组成的氧的氧化绝缘膜作为保护膜将安装在被排气为真空状态的处理室内的衬底保持为高于或等于180℃且低于或等于260℃；将原料气体导入处理室来将处理室内的压力设定为高于或等于100Pa且低于或等于250Pa；并且将高于或等于0.17W/cm2且低于或等于0.5W/cm2的高频功率供应给设置在处理室内的电极。
- 沉积锰和氮化锰的方法-201380019857.1
- 汤静;李哲峰;马伯方;戴维·汤普森 - 应用材料公司
- 2013-04-12 - 2017-03-01 - H01L21/318
- 本文描述含锰膜以及用于提供含锰膜的方法。将含锰膜掺杂Co、Mn、Ru、Ta、Al、Mg、Cr、Nb、Ti或V允许含锰膜的铜阻挡性质增强。本文还描述提供具有包括硅酸锰的第一层和包括含锰膜的第二层的膜的方法。
- 一种防止图案缺失的方法及其晶圆制造方法-201310036476.6
- 李健 - 无锡华润上华科技有限公司
- 2013-01-30 - 2017-02-08 - H01L21/318
- 本发明公开了一种防止图案缺失的方法，尤其是防止掩膜层图案缺失的方法，依次包括在晶圆的一个表面上生长多晶硅层；在多晶硅层表面形成掩膜层；在多晶硅层表面形成的掩膜层上形成厚度在4000埃以上的保护层；去除多余掩膜层；去除保护层。本发明还提供了一种防止图案缺失的晶圆制造方法，依次包括在晶圆上的一个表面上生长多晶硅层；在多晶硅层上形成掩膜层；在掩膜层上形成厚度在4000埃以上的保护层；去除晶圆背面的掩膜层；去除保护层；刻蚀晶圆形成电路图案。本发明提供的方法科学有效的避免了图案缺失的问题，尤其是避免了掩膜层图案缺失，而且不会增加工艺时间和生产成本。
- 用于基板的选择性氧化的方法和设备-201380008823.2
- 阿古斯·查德拉;克里斯托弗·S·奥尔森;约翰内斯·斯温伯格;劳拉·郝勒查克 - 应用材料公司
- 2013-02-11 - 2016-11-09 - H01L21/318
- 本文提供了用于改进针对工艺腔室中的金属的选择性氧化的方法和设备。在一些实施方式中，氧化设置在具有由一或多个腔室壁界定的处理空间的工艺腔室中的基板的第一表面的方法可包括：将基板暴露于氧化气体以氧化第一表面；和主动地加热一或多个腔室壁的至少一个腔室壁以使一或多个腔室壁的温度升高至至少水的露点的第一温度，同时暴露基板至氧化气体。
- 改善的III族氮化物半导体生长的方法-201280024597.2
- 尤里·梅尔尼克;陈璐;湖尻英彦 - 应用材料公司
- 2012-05-18 - 2016-10-26 - H01L21/318
- 本发明公开以先进缓冲层技术生长III族氮化物半导体化合物的方法。在实施例中，本发明的方法包括于氢化物气相外延处理系统的处理腔室中提供合适的衬底。所述方法包括通过下列步骤形成AlN缓冲层：将氨气流入处理腔室的生长区内，将含卤化铝前驱物流至所述生长区，并同时将额外的卤化氢或卤素气体流入处理腔室的生长区内。流入生长区内的额外卤化氢或卤素气体在缓冲层沉积期间抑制均质AlN颗粒形成。在终止含卤化铝前驱物的流动的同时，可持续使卤化氢或卤素气体流入达一时间段。
- 氮化膜的制造装置及其制造方法、以及其制造程序-201280038970.X
- 村上彰一;畑下晶保 - SPP科技株式会社
- 2012-05-22 - 2016-10-19 - H01L21/318
- [技术问题]使氮化膜的折射率及/或沉积速度的分布均匀性稳定在预定数值范围内，同时提高氮化膜的应力的控制性。[技术手段]一种氮化膜的制造装置(100)，其为在反应室(30)内所配置的基板(20)上使用等离子体CVD法形成氮化膜(70(70a))的氮化膜的制造装置(100)。具体而言，此氮化膜的制造装置(100)具备控制部(39)，此控制部(39)基于用以形成氮化膜(70(70a))而使用独立地施加相对较高频率的第一高频电力及/或相对较低频率的第二高频电力而得到稳定在预定数值范围内的前述氮化膜的折射率分布及/或前述氮化膜的沉积速度分布，算出用以得到所需要(包含应力为0时)的氮化膜(70(70a))的压缩应力或拉伸应力的被施加第一高频电力的第一期间及被施加第二高频电力的第二期间。
- 半导体器件制造方法-201410685729.7
- 王桂磊;刘金彪;李俊峰 - 中国科学院微电子研究所
- 2014-11-25 - 2016-06-22 - H01L21/318
- 本发明提供了一种半导体制造方法，用于制备张应力氮化硅，其包括：步骤c1，通入氨气和氮气并预稳定；步骤c2，通入硅烷；步骤c3，射频点火；步骤c4，沉积氮化硅；步骤c5，氮离子注入处理氮化硅。本发明采用氮离子注入轰击的方式来增强SiN薄膜中N的含量从而提高薄膜密度，提高了张应力氮化硅的抗酸性，使其能适用于集成在双应变衬层后栅工艺中，有效提高了器件的性能和可靠性。
- 制造含硅薄膜的方法-201380058326.3
- 韩元锡;高元勇 - UP化学株式会社
- 2013-11-07 - 2015-07-08 - H01L21/318
- 本发明涉及一种使用由SinCl2n+2(其中n是从约3至约10的整数)表示的氯硅烷化合物形成含硅薄膜的方法，特别在约560℃或以下的低温下，使用氨气通过原子层沉积法在包括凸起或具有高深宽比的凹陷的表面上可以形成具有均匀厚度的高品质碳氮化硅薄膜。
- 用离子防护件处理基板的方法和设备-201380052521.5
- 杰弗里·托宾;伯纳德·L·黄;坎芬·莱;劳拉·哈夫雷查克;刘伟;约翰内斯·斯温伯格 - 应用材料公司
- 2013-10-03 - 2015-06-10 - H01L21/318
- 提供用于处理基板的方法和设备。在一些实施方式中，一种处理具有第一层的基板的方法可包括以下步骤：设置基板于基板支撑件上，所述基板支撑件位于工艺腔室的下处理空间内且在离子防护件下，所述离子防护件具有被施加到所述离子防护件的偏压功率，所述离子防护件包括实质上平坦部件和多个孔，所述实质上平坦部件被支撑成平行于所述基板支撑件，所述多个孔被形成为穿过所述平坦部件，其中所述孔的直径与所述平坦部件的厚度的比具有约10:1至约1:10的范围；使工艺气体流动到所述离子防护件上方的上处理空间内；在所述上处理空间中从所述工艺气体形成等离子体；用通过所述离子防护件的中性自由基来处理所述第一层；并将所述基板加热到高达约550℃的温度，同时处理所述第一层。
- 紫外线辅助的保形膜沉积方法-201380006994.1
- 阿德里安·拉瓦伊;巴德里·瓦拉达拉简;乔恩·亨利;丹尼斯·豪斯曼 - 诺发系统公司
- 2013-01-24 - 2014-10-01 - H01L21/318
- 本发明描述了用于在衬底上制备氮化硅(SiN)材料膜和其他含硅膜的方法，其他含硅膜包括含碳和/或含氧膜，例如，SiCN(也被称为SiNC)、SiON和SiONC膜。根据各种实施方式，所述方法涉及电磁辐射辅助激活一种或多种反应物。在某些实施方式中，例如，所述方法涉及紫外线(UV)激活气相胺共反应物。所述方法可用于在低于约400℃的温度下沉积含硅膜，包括SiN和SiCN膜。
- 具有视需要氧化钇覆盖层的经AlON涂布的基质-201280037461.5
- 尼雷须·困达 - 恩特格林斯公司
- 2012-08-09 - 2014-07-09 - H01L21/318
- 本发明公开一种位于陶瓷基质上的抗氟电浆涂层。在一个具体实例中，该组成物包括覆盖基质的约2微米厚的AlON涂层及视需要具有的覆盖该AlON涂层的约3微米厚的氧化钇涂层。
- 氮化硅制造方法-201210473382.0
- 王桂磊;秦长亮;李俊峰;赵超 - 中国科学院微电子研究所
- 2012-11-20 - 2014-06-04 - H01L21/318
- 本发明公开了一种氮化硅制造方法，包括：步骤c1，通入氨气和氮气并预稳定；步骤c2，通入硅烷；步骤c3，射频点火；步骤c4，沉积氮化硅；步骤c5，氮气等离子体处理氮化硅。依照本发明的张应力氮化硅制造方法，采用氮气等离子轰击来增强Si-N键合力从而提高薄膜密度，提高了张应力氮化硅的抗酸性，使其能适用于集成在双应变衬层后栅工艺中，有效提高了器件的性能和可靠性。
- 用于选择性氮化工艺的方法与设备-201280036980.X
- 马修·S·罗杰斯;罗杰·柯蒂斯;劳拉·郝勒查克;肯·旷·赖;伯纳德·L·黄;杰弗里·托宾;克里斯托弗·S·奥尔森;马尔科姆·J·贝文 - 应用材料公司
- 2012-06-29 - 2014-04-09 - H01L21/318
- 本发明的实施方式提供用于堆叠的材料的氮化作用的改良设备与方法。在一个实施方式中，远程等离子体系统包括远程等离子体腔室、处理腔室与输送构件，远程等离子体腔室界定第一区，第一区用于产生包括离子与游离基团的等离子体，处理腔室界定第二区，第二区用于处理半导体器件，处理腔室包括进入口端口，进入口端口形成于处理腔室的侧壁中，进入口端口与第二区流体连通，输送构件设置在远程等离子体腔室与处理腔室之间，且输送构件具有与第一区与进入口端口流体连通的通道，其中输送构件被配置以致通道的纵轴相对于进入口端口的纵轴以约20度至约80度的角度相交。
- 多种类硅化物掩膜层的形成方法-201310505099.6
- 周维 - 上海华力微电子有限公司
- 2013-10-23 - 2014-03-26 - H01L21/318
- 本发明涉及半导体制造领域，具体涉及一种多种类硅化物掩膜层的形成方法，包括以下步骤：提供一半导体衬底，于栅极结构和半导体衬底暴露的上表面生长第一硅化物掩膜层；借助第一掩膜版并采用第一刻蚀工艺去除部分所述第一掩膜层，形成第一掩膜层剩余结构；生长一第二掩膜层同时覆盖第一掩膜层剩余结构和栅极表面及衬底暴露的上表面；借助第二掩膜版采用第二刻蚀工艺刻蚀去除部分第二掩膜层及第一掩膜层剩余结构。采用本发明提供的制备方法可在半导体需要生长纯氧化硅掩膜层区域形成纯氧化硅掩膜层，提高了生产工艺。
- 一种双应力薄膜的制造方法-201310625561.6
- 张文广 - 上海华力微电子有限公司
- 2013-11-28 - 2014-03-19 - H01L21/318
- 本发明提供了一种双应力薄膜的制造方法，该方法在衬底上沉积一层具有张应力的氮化硅薄膜后，对NMOS区域的氮化硅薄膜进行掩盖，然后利用惰性气体离子对PMOS区域的氮化硅薄膜进行离子注入，使得PMOS区域的氮化硅薄膜从张应力薄膜转变成压应力薄膜，随后进行退火工艺，并去除NMOS区域和PMOS区域上的氮化硅薄膜，记忆在栅极结构中的应力会传导到沟道之中，不但避免了传统的SMT工艺对PMOS器件产生负面影响的问题，而且在提高NMOS器件速度的情况下，也提高了PMOS器件的性能，且工艺简单且易实施。
- 含硅薄膜的低温沉积-201310204535.6
- 杨柳;雷新建;韩冰;萧满超;E·J·卡瓦基;长谷部一秀;松永正信;米泽雅人;程寒松 - 气体产品与化学公司;东京毅力科创株式会社
- 2009-06-03 - 2014-03-12 - H01L21/318
- 发明公开了在低沉积温度下形成氮化硅、氧氮化硅、氧化硅、碳掺杂的氮化硅、碳掺杂的氧化硅和碳掺杂的氧氮化硅薄膜的方法。用于沉积的含硅前体是一氯甲硅烷和一氯烷基硅烷。该方法优选通过使用等离子体增强的原子层沉积、等离子体增强的化学气相沉积和等离子体增强的循环化学气相沉积进行。
- 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质-201280032678.7
- 广濑义朗;山本隆治 - 株式会社日立国际电气
- 2012-08-01 - 2014-03-05 - H01L21/318
- 通过交替地进行规定次数如下工序而在衬底上形成包含规定元素的规定组成的薄膜：通过交替地进行规定次数的、向衬底供给包含规定元素和卤素基团的第一原料气体的工序、和向衬底供给包含规定元素和氨基的第二原料气体的工序从而在衬底上形成包含规定元素、氮及碳的第一层的工序；和通过向衬底供给与所述各原料气体不同的反应气体从而对第一层进行改性、形成第二层的工序。
- 一种形成多层复合式接触孔刻蚀阻挡层的方法-201310505137.8
- 王奇伟;陈昊瑜;张文广;郑春生;田志 - 上海华力微电子有限公司
- 2013-10-23 - 2014-02-26 - H01L21/318
- 本发明公开了一种制备多层复合式接触孔刻蚀阻挡层的方法，包括以下步骤：依次沉积多层第一氮化硅层形成第一阻挡层，并在每次沉积每层氮化硅层后都进行紫外线辐射处理；沉积第二氮化硅层形成第二阻挡层；所述第一阻挡层和第二阻挡层共同构成所述复合结构应力接触孔刻蚀停止层。通过采用两种不同的工艺制备两层氮化硅层共同构成应力接触孔刻蚀停止层，不仅增加了PMOS NBTI的特性，在多晶硅拐角处不容易产生断裂，同时还增大了CT干法刻蚀的窗口，极大改善了生产工艺，提升了器件性能。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
