[发明专利]包括不同类型的存储单元的半导体器件在审

申请号：	201811541111.8	申请日：	2018-12-17
公开（公告）号：	CN110190056A	公开（公告）日：	2019-08-30
发明（设计）人：	田昌勋;申有哲;林浚熙;白圣权;李赞镐;张源哲;黄善劲	申请（专利权）人：	三星电子株式会社
主分类号：	H01L27/105	分类号：	H01L27/105
代理公司：	北京市柳沈律师事务所 11105	代理人：	翟然
地址：	韩国***	国省代码：	韩国;KR
权利要求书：	查看更多	说明书：	查看更多
摘要：	一种半导体器件包括具有易失性存储区和非易失性存储区的基板。易失性存储区包括设置在基板中的单元电容器和连接到单元电容器的单元晶体管。非易失性存储区包括设置在基板上的多个非易失性存储单元。易失性存储区和非易失性存储区被并排设置。
搜索关键词：	非易失性存储区易失性存储基板半导体器件单元电容器非易失性存储单元单元晶体管并排设置存储单元
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种半导体器件，包括具有易失性存储区和非易失性存储区的基板，其中所述易失性存储区包括：单元电容器，在所述基板中；和单元晶体管，连接到所述单元电容器，其中所述非易失性存储区具有在所述基板上的多个非易失性存储单元，并且其中所述易失性存储区和所述非易失性存储区是并排的。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201811541111.8/，转载请声明来源钻瓜专利网。

上一篇：一种栅驱动工艺的高压自屏蔽结构
下一篇：具有横向耦合结构和单层栅极的非易失性存储器件

同类专利

一种用于高压ESD保护的LDMOS-SCR器件-201710785508.0
发明人：刘志伟;钱玲莉;刘继芝 -专利权人：电子科技大学
申请日： 2017-09-04 - 公布日： 2019-11-05 - 主分类号： H01L27/105
摘要：一种用于高压ESD保护的LDMOS‑SCR器件，属于集成电路静电释放保护电路技术领域。本发明用于高压ESD保护的LDMOS‑SCR器件包括1个LDMOS‑SCR和(n‑1)个与阱电阻并联的VSCR堆叠单元，其中，LDMOS‑SCR的栅电容和堆叠单元中的阱电阻构成一个内嵌的RC通路，可以实现降低LDMOS‑SCR触发电压的目的，而器件的维持电压由1个LDMOS‑SCR器件的维持电压和(n‑1)个VSCR堆叠单元的维持电压共同决定，会随着堆叠VSCR的个数的增加而增加。因此，本发明用于高压ESD保护的LDMOS‑SCR器件在实现高的维持电压的同时，保持了较低的触发电压。

半导体装置和制造半导体装置的方法-201510434637.6
发明人：郑元皙;姜昌锡;白承祐;梁仁硕;朱京中 -专利权人：三星电子株式会社
申请日： 2015-07-22 - 公布日： 2019-11-01 - 主分类号： H01L27/105
摘要：提供了半导体装置和制造半导体装置的方法。所述半导体装置包括：基板、堆叠结构、外围栅极结构和剩余间隔件。基板包括单元阵列区和外围电路区。堆叠结构设置在单元阵列区上，具有交替地堆叠的电极和绝缘层。外围栅极结构设置在外围电路区上，沿一个方向彼此分隔开并且具有设置在基板上的外围栅极图案和设置在外围栅极图案的侧壁上的外围栅极间隔件。剩余间隔件设置在外围栅极结构的侧壁上，具有堆叠的牺牲图案和绝缘图案。绝缘图案包括与堆叠结构的绝缘层的材料基本相同的材料。

顶浮栅范德华异质结器件及其制备方法、光电存储器件-201910408844.2
发明人：何军;黄文浩;尹蕾 -专利权人：国家纳米科学中心
申请日： 2019-05-16 - 公布日： 2019-10-11 - 主分类号： H01L27/105
摘要：本发明实施例提供的顶浮栅范德华异质结器件及其制备方法、光电存储器件，包括依次堆叠在二硫化钼底电极器件上的六方氮化硼纳米片和石墨烯纳米片，堆叠后的所述二硫化钼底电极器件、所述六方氮化硼纳米片和所述石墨烯纳米片在垂直方向上有完全重叠的区域。大幅度提高了器件的性能，应用到非易失性多比特光电存储器件具有大存储窗口，高开关比，低暗电流，快速光响应，极好的稳定性以及多比特存储性能。

三维半导体器件-201510102923.2
发明人：李宰求;朴泳雨 -专利权人：三星电子株式会社
申请日： 2015-03-09 - 公布日： 2019-10-11 - 主分类号： H01L27/105
摘要：本公开提供了三维半导体器件。一种三维(3D)半导体器件包括在垂直方向上彼此间隔开的导电层的叠层，该叠层在连接区域中具有阶梯状部分，导电层的端部分别构成阶梯状部分的梯面。3D半导体器件还包括设置在导电层的各端部上并在其上突出的缓冲图案、设置在该叠层之上并包括导线的互连结构、以及在导线与缓冲图案之间垂直地延伸并经由缓冲图案电连接到叠层的导电层的接触插塞。

用于制造包括MOS电容器的一次性可编程类型的存储器单元的方法以及对应的集成电路-201510831353.0
发明人： S·德努尔梅;P·康德利耶 -专利权人：意法半导体有限公司
申请日： 2015-11-25 - 公布日： 2019-10-11 - 主分类号： H01L27/105
摘要：本公开涉及用于制造包括MOS电容器的一次性可编程类型的存储器单元的方法以及对应的集成电路。该集成电路包括具有位于埋设绝缘层(30)上方的半导体薄膜(20n,p)的、绝缘体上硅类型的衬底(10)，包括MOS电容器(C)的一次性可编程类型的至少一个存储器单元，所述MOS电容器具有：包括至少部分地硅化(ZSE1)并且由绝缘横向区域(CI1、CI2、CI4和CI5)侧接的栅极区域(G)的第一电极区域(E1)，位于所述栅极区域(G)和所述半导体薄膜(20n和20p)之间的电介质层(OX)，以及包括位于所述绝缘横向区域(CI1、CI2、CI4和CI5)旁边并至少部分地在电介质层(OX)之下延伸的所述半导体薄膜的硅化区域(ZSE2)的第二电极区域(E2)。

包括不同类型的存储单元的半导体器件-201811541111.8
发明人：田昌勋;申有哲;林浚熙;白圣权;李赞镐;张源哲;黄善劲 -专利权人：三星电子株式会社
申请日： 2018-12-17 - 公布日： 2019-08-30 - 主分类号： H01L27/105
摘要：一种半导体器件包括具有易失性存储区和非易失性存储区的基板。易失性存储区包括设置在基板中的单元电容器和连接到单元电容器的单元晶体管。非易失性存储区包括设置在基板上的多个非易失性存储单元。易失性存储区和非易失性存储区被并排设置。

功率半导体元件-201810367222.5
发明人：陈劲甫 -专利权人：力智电子股份有限公司
申请日： 2018-04-23 - 公布日： 2019-08-20 - 主分类号： H01L27/105
摘要：本发明提供一种功率半导体元件，包括衬底定义有有源区与终端区。有源区具有多个第一沟槽。终端区具有第二沟槽。多个第一沟槽沿第一方向延伸且沿第二方向排列。第二沟槽沿第二方向延伸。第一方向与第二方向相交。第二沟槽具有多个突出部，分别位于两相邻的第一沟槽之间。上述功率半导体元件可在一定的元件尺寸下提升功率半导体元件的击穿电压。

存储器及其制备方法-201810036187.9
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2017-03-07 - 公布日： 2019-07-30 - 主分类号： H01L27/105
摘要：本发明提供了一种存储器及其制备方法，所述制备方法包括：在用于形成位线接触的位线接触区的半导体衬底中形成一掺杂区，在用于形成外围晶体管的外围电路有源区的半导体衬底上形成一外围闸极介电层，所述掺杂区和所述外围闸极介电层的形成工艺相互结合；在位线接触区的半导体衬底上形成一与所述掺杂区接触的位线接触，在所述外围闸极介电层上形成一外围闸极电极层，所述位线接触与所述外围闸极电极层形成在不同的区域中，两者并没有接触，同时在对应的存储器电路中也没有直接连接，并且，所述位线接触和所述外围闸极电极层通过同一工艺步骤形成。即，本发明中的存储器的制备方法，其制备工艺更为简单，有效节省了工艺流程，节省制备成本；同时，还可有效改善所形成的存储器的漏电流现象，提高存储器的性能。

电子器件及其制造方法-201410553518.8
发明人：李东炫;崔胤洵 -专利权人：爱思开海力士有限公司
申请日： 2014-10-17 - 公布日： 2019-06-28 - 主分类号： H01L27/105
摘要：一种电子器件包括半导体存储器。所述半导体存储器包括：多个第一柱体电极，其彼此间隔开；多个第二柱体电极，其彼此间隔开，每个第二柱体电极与相邻第一柱体电极间隔开；以及多个可变电阻层，其分别围绕对应的第二柱体电极的侧壁，其中，一组相邻第一柱体电极与一个可变电阻层接触，并且一组相邻可变电阻层与一个第一柱体电极接触。

半导体装置及其制造方法-201410542072.9
发明人：李相范 -专利权人：爱思开海力士有限公司
申请日： 2014-10-14 - 公布日： 2019-06-07 - 主分类号： H01L27/105
摘要：根据一个实施例的半导体装置可以包括：第一管道栅，其由隔离层划分开；第一管道沟道层，其掩埋在第一管道栅中；第二管道栅，其覆盖第一管道沟道层、第一管道栅以及隔离层；以及第二管道沟道层，其掩埋在第二管道栅中。

有源区阵列及半导体器件-201821414569.2
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-08-30 - 公布日： 2019-05-31 - 主分类号： H01L27/105
摘要：本实用新型提供了一种有源区阵列及半导体器件。有源区阵列可基于间距倍增工艺自对准形成多个有源延伸线，并且两两相邻的两条有源延伸线成对设置以构成一有源延伸线对组，有源延伸线对组中位于其中一条有源延伸线中的多个有源区与位于另一条有源延伸线中的多个有源区一一相对设置。如此，不仅可以实现有源区尺寸远小于光刻工艺的最小特征尺寸，并且可使有源区阵列中有源区的排布密集度呈多倍增加。

半导体器件-201821624830.1
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-09-30 - 公布日： 2019-05-31 - 主分类号： H01L27/105
摘要：本实用新型提供了一种半导体器件，首先形成沟槽隔离结构于所述衬底中，由于所述沟槽隔离结构具有相连接的第一隔离部及位于所述第一隔离部下方的第二隔离部，并且所述第二隔离部在垂直于高度方向上的横向宽度尺寸大于所述第一隔离部在垂直于高度方向上的横向宽度尺寸，以使所述第二隔离部相对于所述第一隔离部横向凸出，从而减小了泄漏区域的面积，从而增加了泄漏通路上的等效电阻，从而减小了漏电流，提高了半导体器件的存储性能，进一步，所述源区从所述衬底的顶面延伸至第一深度位置及第二深度位置之间，进一步减小了泄漏区域的面积，达到更好的减小漏电流的作用。

半导体装置-201510098177.4
发明人：小野升太郎;浦秀幸;志村昌洋;山下浩明 -专利权人：株式会社东芝
申请日： 2015-03-05 - 公布日： 2019-05-03 - 主分类号： H01L27/105
摘要：实施方式的半导体装置包括第一半导体区域、多个第二半导体区域、多个第三半导体区域、多个第四半导体区域、第五半导体区域、以及栅极电极。第二半导体区域具有比第一半导体区域的第一导电型的杂质浓度高的第一导电型的杂质浓度。第三半导体区域包含第一部分、以及第二部分。第一部分设置在相邻的第二半导体区域之间。第一部分的第二导电型的杂质量比相邻的第二半导体区域所含有的第一导电型的杂质量大。第二部分设置在第一半导体区域中。第二部分的第二导电型的杂质量比相邻的第一半导体区域所含有的第一导电型的杂质量小。

晶体管存储器-201710033672.6
发明人：许宗祥;单海权 -专利权人：南方科技大学
申请日： 2017-01-18 - 公布日： 2019-04-19 - 主分类号： H01L27/105
摘要：本发明公开了晶体管存储器。该晶体管存储器包括：门电极层；阻隔介电层，所述阻隔介电层位于所述门电极层上；纳米浮动栅层，所述纳米浮动栅层位于所述阻隔介电层上，所述纳米浮动栅层是由金属纳米颗粒构成的；隧穿介电层，所述隧穿介电层位于所述纳米浮动栅层上；源极层，所述源极层位于所述隧穿介电层上；漏极层，所述漏极层位于所述隧穿介电层上；以及活性材料层，所述活性材料层位于所述隧穿介电层上，且设置在所述源极层和所述漏极层之间。该晶体管存储器能够通过改变纳米颗粒的大小和密度改变存储电荷的层次和位置，并且钠米浮动栅层中分散的纳米颗粒能阻隔相邻存储器之间的漏电现象，可靠性高，适于工业应用。

半导体存储器电容连接线结构-201821540885.4
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-09-20 - 公布日： 2019-04-09 - 主分类号： H01L27/105
摘要：本实用新型提供了一种半导体存储器电容连接线结构，包括：表面包含若干个间隔排布有源区的半导体衬底；位于半导体衬底上且与所述有源区相连接的若干个位线；层间介质层，填充于位线之间的间隙及位线外侧区域；第一电容连接孔，形成于层间介质层中，且位于位线之间的部分有源区上；第二电容连接孔，形成于层间介质层中，并通过层间介质层与第一电容连接孔分隔；导电层，填充于第一电容连接孔和第二电容连接孔中，下方连接有源区；隔离介质层，覆盖于导电层的侧壁。本实用新型中的电容连接线结构不仅能确保电容连接线结构具有良好的形貌及电性，还能加强电容连接线结构与位线的隔离效果，减少寄生电容。

半导体器件及其制造方法-201510091138.1
发明人：江国诚;陈冠霖 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-02-28 - 公布日： 2019-04-02 - 主分类号： H01L27/105
摘要：本发明提供了一种半导体结构。该半导体结构包括在衬底上形成的鳍结构；在鳍结构上方形成的栅极堆叠件；位于衬底上方并且在栅极堆叠件的相对两侧上设置的源极/漏极区；在鳍结构中限定并且位于栅极堆叠件的下面的沟道区，其中，沟道区是未掺杂的；以及垂直地设置在沟道区和衬底之间的掩埋隔离层，其中，掩埋隔离层包括化合物半导体氧化物。本发明还涉及具有衬底隔离和未掺杂沟道的集成电路结构。

半导体存储器-201821449201.X
发明人：朱梦娜 -专利权人：长鑫存储技术有限公司
申请日： 2018-09-05 - 公布日： 2019-03-26 - 主分类号： H01L27/105
摘要：本实用新型提供了一种半导体存储器。半导体存储器中其有源区的端部中形成有第二掺杂区，从而使位线能够从有源区的端部连接第二掺杂区，并且可以实现位线掩埋于衬底中并利用沟槽隔离结构隔离相邻的位线，从而可改善相邻的位线之间发生电容耦合的现象；同时，使位线掩埋在衬底中，相应的可缓解位线与形成在衬底之上的字线之间的寄生电容，进而提高半导体存储器的器件性能。此外，可同时制备存储阵列区中字线和周边晶体管的栅极导电层，节省工艺流程。

集成电路存储器的晶体管组合结构及半导体集成电路器件-201821450553.7
发明人：赵亮 -专利权人：长鑫存储技术有限公司
申请日： 2018-09-05 - 公布日： 2019-03-26 - 主分类号： H01L27/105
摘要：本实用新型提供了一种集成电路存储器的晶体管组合结构及半导体集成电路器件。通过在沟道区的衬底中形成相对于沟道区的第一顶表面凹陷的第一缺口，以增加沟道区与字线交界的有效面积。因此，在由有源区和字线构成的存储晶体管导通时，即可使所形成的导电沟道相应的沿着沟道区与字线的交界面形貌反型形成，从而可增加导电沟道的长度和/或宽度，进而能够有效改善存储晶体管的短沟道效应并可提高存储晶体管的导通电流。

用于具有自偏置掩埋层的半导体器件的隔离结构-201821166620.2
发明人： M·阿加姆;J·C·J·杰森斯;J·皮杰卡;T·姚;M·格瑞斯伍尔德;陈渭泽 -专利权人：半导体元件工业有限责任公司
申请日： 2018-07-23 - 公布日： 2019-03-22 - 主分类号： H01L27/105
摘要：本实用新型公开了一种用于具有自偏置掩埋层的半导体器件的隔离结构，包括浮动掩埋掺杂区、设置在浮动掩埋掺杂区与第一主表面之间的第一掺杂区、以及设置在浮动掩埋掺杂区与第二主表面之间的半导体区。沟槽隔离结构从所述第一主表面延伸且终止于所述半导体区内，并且所述浮动掩埋掺杂区邻接所述沟槽隔离结构。第二掺杂区设置在所述第一掺杂区中，具有与所述第一掺杂区相反的导电类型。第一隔离器件设置在所述第一掺杂区中，并且被配置为将注入到所述半导体器件中的电流从其他区域转移，从而延迟内部SCR结构的触发。在一个实施方案中，第二隔离结构设置在所述第一掺杂区内，并且被配置为破坏沿着所述沟槽隔离结构的侧壁表面的泄漏路径。

存储元件和存储装置-201380066176.0
发明人：清宏彰;大场和博;野野口诚二 -专利权人：索尼半导体解决方案公司
申请日： 2013-12-10 - 公布日： 2019-03-08 - 主分类号： H01L27/105
摘要：本技术提供了存储元件和存储装置，它们使得能够提高在低电流写入时的电阻值保持性能。本技术的存储元件包括依次布置的第一电极、存储层和第二电极。所述存储层包括离子源层和电阻变化层。所述离子源层含有：从元素周期表的第4族、第5族和第6族之中选出的至少一种过渡金属元素；从碲(Te)、硫(S)和硒(Se)之中选出的至少一种硫族元素；以及硼(B)和碳(C)中的至少一种。所述电阻变化层具有通过向所述第一电极和所述第二电极施加电压而被改变的电阻。

整合型电容感应模块及其相关系统-201510473777.4
发明人：陈纬仁;李文豪;柳星舟;杨青松 -专利权人：力旺电子股份有限公司
申请日： 2015-08-05 - 公布日： 2019-02-15 - 主分类号： H01L27/105
摘要：本发明公开一种整合型电容感应模块及其相关系统，该整合型电容感应模块包括：硅基板、第一层间介电层、第二层间介电层、第三层间介电层、多个电连接层、屏蔽层、下感应电极层、上感应电极层、保护镀膜层。内嵌式存储器与感应电路形成于该硅基板内。第一层间介电层覆盖于该硅基板。该些电连接层堆叠于第一层间介电层上。屏蔽层形成于该些电连接层上。第二层间介电层覆盖于屏蔽层。下感应电极层形成于第二层间介电层上。第三层间介电层覆盖于该下感应电极层。上感应电极层形成于第三层间介电层上。保护镀膜层覆盖上感应电极层。

半导体器件及其制造方法-201410067215.5
发明人：井上真雄;丸山祥辉;西田彰男;国宗依信;舟山幸太 -专利权人：瑞萨电子株式会社
申请日： 2014-02-26 - 公布日： 2019-01-22 - 主分类号： H01L27/105
摘要：本发明涉及半导体器件及其制造方法。为了控制层叠多晶硅膜的晶粒生长，提供一种制造半导体器件的方法。该方法包括：在衬底上（10）形成第一多晶硅膜（21）；在第一多晶硅膜（21）的表面上形成层间氧化物层（22）；在第一多晶硅膜（21）上方形成与层间氧化物层（22）接触的第二多晶硅膜（23）；以及在形成第二多晶硅膜（23）之后，在包含氮的气体气氛下，在高于第一和第二多晶硅膜的膜形成温度的温度下执行退火。

半导体器件以及制造半导体器件的方法-201410742816.1
发明人：金国桓;李锺镐;金宇熙;李来寅 -专利权人：三星电子株式会社
申请日： 2014-12-08 - 公布日： 2019-01-01 - 主分类号： H01L27/105
摘要：本发明提供了半导体器件。一种半导体器件包括具有第一区域至第四区域的衬底。而且，第一栅极绝缘层至第四栅极绝缘层分别位于第一区域至第四区域上。在第一栅极绝缘层至第四栅极绝缘层中，第一栅极绝缘层至第四栅极绝缘层中的功函数控制材料的量、第一栅极绝缘层至第四栅极绝缘层中的氮浓度和/或第一栅极绝缘层至第四栅极绝缘层的厚度是变化的。本发明还提供了用于制造半导体器件的方法。

半导体装置-201510492883.7
发明人：山崎舜平;小山润;加藤清 -专利权人：株式会社半导体能源研究所
申请日： 2010-10-15 - 公布日： 2019-01-01 - 主分类号： H01L27/105
摘要：目的是提供一种具有新颖结构的半导体装置。该半导体装置包括：第一布线；第二布线；第三布线；第四布线；具有第一栅电极、第一源电极以及第一漏电极的第一晶体管；以及具有第二栅电极、第二源电极以及第二漏电极的第二晶体管。所述第一晶体管设置在包括半导体材料的衬底中。所述第二晶体管包括氧化物半导体层。

U型垂直薄通道存储器-201510219308.X
发明人：吕函庭 -专利权人：旺宏电子股份有限公司
申请日： 2015-05-04 - 公布日： 2019-01-01 - 主分类号： H01L27/105
摘要：本发明公开了一种存储元件，可配置来做为一种三维与非门快闪存储器，包括多个导电条带叠层，其又包括具有侧壁的多个偶数叠层与多个奇数叠层。叠层中部分的导电条带可配置来做为字线。多个数据储存结构配置于偶数叠层与奇数叠层的侧壁上。介于导电条带的相对应偶数叠层与奇数叠层之间的有源柱状体包括偶数半导体膜与奇数半导体膜，在叠层间沟道的底部连接，并具有外表面与内表面。外表面连接对应偶数叠层与奇数叠层的侧壁上的数据储存结构，形成存储单元所构成的三维阵列；内表面以可包括一间隙的绝缘结构分隔。半导体膜可为具有U型电流路径的薄膜。

半导体装置-201410270479.0
发明人：宋泰中;朴在浩;白康铉 -专利权人：三星电子株式会社
申请日： 2014-06-17 - 公布日： 2018-12-14 - 主分类号： H01L27/105
摘要：本发明公开了一种半导体装置。该半导体装置包括在基底上彼此相邻的第一存储单元区域和第二存储单元区域。至少一个有源基体和一个浅沟槽隔离件可以顺序地层叠在第一存储单元区域和第二存储单元区域之间的边界处。第一有源鳍和第二有源鳍形成在浅沟槽隔离件的相应的侧面上，第一有源鳍和第二有源鳍从有源基体突出。至少一个深沟槽隔离件形成在有源基体的一个侧面上。

存储装置和存储装置制造方法-201380066069.8
发明人：野野口诚二;曾根威之;五十岚実;成沢浩亮;荒谷胜久 -专利权人：索尼半导体解决方案公司
申请日： 2013-11-21 - 公布日： 2018-12-11 - 主分类号： H01L27/105
摘要：本发明提供了一种存储装置，其设置有多个存储元件(40)，各个所述存储元件具有电极(10)和存储层(41)，所述存储层包括多个层(20、30)。所述多个层中的一个层(20)沿第一方向(A1)延伸，且被沿所述第一方向布置着的所述多个存储元件共用。所述电极沿不同于所述第一方向的第二方向(A2)延伸，且被沿所述第二方向布置着的所述多个存储元件共用。

一种黑磷烯薄膜存储器及其制备方法-201611081228.3
发明人：赵鸿滨;屠海令;张国成;魏峰;杨志民;姚俊奇 -专利权人：北京有色金属研究总院
申请日： 2016-11-30 - 公布日： 2018-12-04 - 主分类号： H01L27/105
摘要：本发明涉及一种黑磷烯薄膜存储器及其制备方法。黑磷烯薄膜存储器的制备方法包括如下步骤：(1)清洗衬底；(2)在衬底上形成底电极；(3)在底电极上形成黑磷烯薄膜层；(4)通过构图工艺在黑磷烯薄膜层上形成顶电极的图形；(5)在黑磷烯薄膜层上形成顶电极，得到存储器单元；(6)通过构图工艺在存储器单元上侧形成披覆层的图形；(7)最后形成披覆层，使其包覆顶电极覆盖之外的黑磷烯薄膜层，得到所述存储器。该黑磷烯薄膜存储器具有转变速度快、读写电压稳定的优点。

半导体装置及其制造方法-201410067784.X
发明人：鸟羽功一;茶木原启;川岛祥之 -专利权人：瑞萨电子株式会社
申请日： 2014-02-27 - 公布日： 2018-11-30 - 主分类号： H01L27/105
摘要：在分裂栅极构造的MONOS型存储器单元中，防止在选择栅电极与存储器栅电极之间引起短路，而使半导体装置的可靠性提高。在具有相互邻接并在第1方向上延伸的选择栅电极（CG1）以及存储器栅电极（MG1）的MONOS存储器中，通过帽绝缘膜（CA1）覆盖第1方向中的选择栅电极（CG1）的端部的分流部（CS1）以外的区域的选择栅电极（CG1）的上表面。存储器栅电极（MG1）相对从帽绝缘膜（CA1）露出的分流部（CS1）的上表面、与帽绝缘膜（CA1）的边界，在帽绝缘膜（CA1）侧终止。

半导体器件-201710243320.3
发明人：金星中 -专利权人：三星电子株式会社
申请日： 2017-04-14 - 公布日： 2018-11-02 - 主分类号： H01L27/105
摘要：提供一种半导体器件。该半导体器件包括：层叠栅结构，包括层叠在基板上并在第一方向延伸的上选择栅图案、虚设栅图案和单元栅图案；有源图案，在穿过层叠栅结构的同时彼此间隔开；以及栅电介质图案，插置在单元栅图案与有源图案之间、在上选择栅图案与有源图案之间以及在虚设栅图案与有源图案之间。上选择栅图案设置在单元栅图案当中的最上面的单元栅图案上并在交叉第一方向的第二方向上彼此间隔开。虚设栅图案设置在最上面的单元栅图案与上选择栅图案之间并在第二方向上彼此间隔开。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]包括不同类型的存储单元的半导体器件在审

专利文献下载