[发明专利]一种磁性存储单元及其数据写入方法在审
| 申请号： | 201811403215.2 | 申请日： | 2018-11-23 |
| 公开（公告）号： | CN109637569A | 公开（公告）日： | 2019-04-16 |
| 发明（设计）人： | 王昭昊;赵巍胜;朱道乾 | 申请（专利权）人： | 北京航空航天大学 |
| 主分类号： | G11C11/409 | 分类号： | G11C11/409 |
| 代理公司： | 北京慧泉知识产权代理有限公司 11232 | 代理人： | 王顺荣;唐爱华 |
| 地址： | 100191*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种磁性存储单元及其数据写入方法，具有垂直磁各向异性的磁隧道结被制造在强自旋轨道耦合层上方，在强自旋轨道耦合层的四个端口处分别镀有电极。磁隧道结的表面被制成长短轴不相等的形状，磁隧道结的表面形状的长轴与强自旋轨道耦合层的纵轴既不互相重合，也不互相垂直，而是互相倾斜，倾斜夹角既不等于0度，也不等于90度，而是介于0度和90度之间。为利用自旋轨道矩实现数据写入操作，需在强自旋轨道耦合层施加电流，电流的路径可以沿着强自旋轨道耦合层的纵轴或横轴，共有两种选择。磁隧道结的最终电阻态只取决于所施加的电流的路径，与电流的正负方向无关。本发明所述的数据写入方法无需磁场，且具有高速和低功耗的优点。 | ||
| 搜索关键词： | 自旋轨道耦合 磁隧道结 磁性存储单元 写入 垂直磁各向异性 数据写入操作 互相垂直 倾斜夹角 施加电流 正负方向 不相等 长短轴 低功耗 电阻态 端口处 电极 重合 长轴 横轴 自旋 磁场 施加 轨道 制造 | ||
【主权项】：
1.一种磁性存储单元，其特征在于：该存储单元包括：强自旋轨道耦合层、磁隧道结、第一电极、第二电极、第三电极、第四电极和第五电极；其中，磁隧道结被制造于强自旋轨道耦合层上方；第一电极、第二电极、第三电极和第四电极被制造于强自旋轨道耦合层的四个端口处；第五电极被制造于磁隧道结上方；其中，强自旋轨道耦合层每相对端口处的两个电极形成一条轴线，因此共有两条轴线，分别称为强自旋轨道耦合层的纵轴与横轴，且纵轴与横轴互相垂直；磁隧道结的表面被制成长短轴不相等的形状；磁隧道结的表面形状的长轴与强自旋轨道耦合层的纵轴既不互相重合，也不互相垂直，而是互相倾斜，倾斜夹角介于0度和90度之间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京航空航天大学，未经北京航空航天大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811403215.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体存储器模块和存储器系统-201910266363.2
- 庾庸准;崔仁寿;金大正;金成峻;申院济 - 三星电子株式会社
- 2019-04-03 - 2019-10-18 - G11C11/409
- 提供一种半导体存储器模块和存储器系统。所述存储器系统包括：第一半导体存储器模块和处理器。处理器被配置为以页为单位访问第一半导体存储器模块，还被配置为：通过调整与对应于访问目标的虚拟地址相关联的页的数量并分配第一半导体存储器模块中的与调整的页的数量对应的页，来对与所述虚拟地址相关联的特定页中的页故障的发生进行响应。
- 一种磁性存储单元及其数据写入方法-201811403215.2
- 王昭昊;赵巍胜;朱道乾 - 北京航空航天大学
- 2018-11-23 - 2019-04-16 - G11C11/409
- 本发明公开一种磁性存储单元及其数据写入方法，具有垂直磁各向异性的磁隧道结被制造在强自旋轨道耦合层上方，在强自旋轨道耦合层的四个端口处分别镀有电极。磁隧道结的表面被制成长短轴不相等的形状，磁隧道结的表面形状的长轴与强自旋轨道耦合层的纵轴既不互相重合，也不互相垂直，而是互相倾斜，倾斜夹角既不等于0度，也不等于90度，而是介于0度和90度之间。为利用自旋轨道矩实现数据写入操作，需在强自旋轨道耦合层施加电流，电流的路径可以沿着强自旋轨道耦合层的纵轴或横轴，共有两种选择。磁隧道结的最终电阻态只取决于所施加的电流的路径，与电流的正负方向无关。本发明所述的数据写入方法无需磁场，且具有高速和低功耗的优点。
- 一种DDR内存的读数据信号处理电路-201821233951.3
- 杨秋平 - 珠海市一微半导体有限公司
- 2018-08-02 - 2019-01-22 - G11C11/409
- 本实用新型一种DDR内存的读数据信号处理电路，该读数据信号处理电路包括采样接收模块和脉宽测试模块；当数字控制信号TD[n‑1:0]对应的编码数值对应于数据脉冲选择信号DQS的周期，采样接收模块与脉宽测试模块连接，根据数字控制信号TD[n‑1:0]对数据脉冲选择信号DQS额外延迟数据脉冲选择信号DQS的周期的四分之一，使得数据脉冲选择信号DQS采样数据信号DQ时可获得最大的时间采样窗口。相对现有技术，本实用新型技术方案由数字编码控制处理，可实现即时工作。
- 一种DDR内存的读数据信号处理电路及读数据处理方法-201810867814.3
- 杨秋平 - 珠海市一微半导体有限公司
- 2018-08-02 - 2018-11-30 - G11C11/409
- 本发明一种DDR内存的读数据信号处理电路和读数据处理方法，该读数据信号处理电路包括采样接收模块和脉宽测试模块；当数字控制信号TD[n‑1:0]对应的编码数值对应于数据脉冲选择信号DQS的周期，采样接收模块与脉宽测试模块连接，根据数字控制信号TD[n‑1:0]对数据脉冲选择信号DQS额外延迟数据脉冲选择信号DQS的周期的四分之一，使得数据脉冲选择信号DQS采样数据信号DQ时可获得最大的时间采样窗口。相对现有技术，本发明技术方案由数字编码控制处理，可实现即时工作。
- 用于三维与非门高速缓存的预读方法及写入方法-201410454938.0
- 叶文玮;张智慎;张国彬 - 旺宏电子股份有限公司
- 2014-09-09 - 2018-09-14 - G11C11/409
- 本发明公开了一种用于一三维与非门高速缓存的预读方法及写入方法。预读方法包括下列步骤：施加第一选择电压于数个位线的其中之一，以选择数层的其中之一；施加第二选择电压于数个串行选择线的其中之一，以于已选择的该层中选择数个串行的其中一；已选择的串行包括一第一存储单元、二第二存储单元及数个第三存储单元；第二存储单元相邻于第一存储单元，且第三存储单元不相邻于第一存储单元；经由数个字线，施加第一导通电压于此些第二存储单元、施加第二导通电压于此些第三存储单元、及施加读取电压于第一存储单元，以读取第一存储单元的数据。第一导通电压大于第二导通电压。
- 存储器电路-201721680378.6
- A·帕沙克 - 意法半导体国际有限公司
- 2017-12-06 - 2018-07-20 - G11C11/409
- 本公开涉及存储器电路。一种存储器电路，包括字线、连接到字线的存储器单元和字线驱动器电路。存储器电路进一步包括读取辅助电路，读取辅助电路包括具有在字线和接地节点之间连接的源极‑漏极路径的n沟道下拉晶体管。偏置电路将偏置电压施加到n沟道下拉晶体管的栅极端子，该偏置电压响应于工艺、电压和温度条件而被调制以便提供受控的字线欠驱动。
- 存储器电路-201720404815.5
- D·K·加纳丹;A·库玛;H·乔拉;P·K·维玛 - 意法半导体国际有限公司
- 2017-04-17 - 2018-04-17 - G11C11/409
- 一种存储器电路，该存储器电路包括字线；存储器单元，这些存储器单元连接至该字线；以及字线驱动器电路，该字线驱动器电路包括p沟道上拉晶体管。该存储器电路进一步包括读取辅助电路，该读取辅助电路包括n沟道下拉晶体管和n沟道二极管接法晶体管，其中，该n沟道下拉晶体管具有连接在该字线与接地节点之间的源漏路径，该n沟道二极管接法晶体管具有连接在正电源节点与该n沟道下拉晶体管的栅极端子之间的源漏路径。该n沟道二极管接法晶体管被配置成用于向该n沟道下拉晶体管的该栅极端子施加偏置电压，该偏置电压对于相对较低的温度而言是相对较低的电压并且对于相对较高的温度而言是相对较高的电压。
- 经由每DRAM可寻址性模式的多用途寄存器编程-201280067640.3
- K.S.拜恩斯;S.萨 - 英特尔公司
- 2012-01-20 - 2017-06-16 - G11C11/409
- 本文中描述了用于使用每DRAM可寻址性(PDA)将动态随机存取存储器(DRAM)装置的多用途寄存器(MPR)编程的设备、系统和方法的实施例。本发明的实施例允许独特的32比特模式对于列(rank)上的每个DRAM装置被存储，由此使得数据总线训练能够并行进行。此外，本发明的实施例为系统BIOS提供列上每DRAM装置32比特的存储以便存储诸如MR值的代码，或者用于其它用途（例如，要由BIOS过程使用的临时暂存存储）。
- 涉及多存储体、双管道或多管道SRAM的系统和方法-201280050486.9
- 罗伯特·海格;庄孜斌;曾志强;黄睦翔 - GSI技术有限公司
- 2012-08-13 - 2017-05-03 - G11C11/409
- 公开了用于提高静态随机存取存储器（SRAM）的性能的系统和方法。本文中的各种系统例如可以包括或涉及双管道或多管道、多存储体SRAM，诸如Quad‑B2SRAM。在一个说明性实施方式中，提供了一种SRAM存储装置，其包括具有多个SRAM存储体的存储器阵列、以及具有与SRAM存储体中的每个相关的单独且不同的管道的对，其中，每个管道对可以向其相关的SRAM存储体提供独立的访问。
- 一种基于半浮栅存储器的读写控制电路-201410276695.6
- 王永寿;朱家国;苗跃;王鹏飞 - 苏州东微半导体有限公司
- 2014-06-19 - 2017-01-04 - G11C11/409
- 本发明涉及一种基于半浮栅存储器的读写控制电路，它包括灵敏放大电路、预充电电路、数据写入电路、钟控电流源、第一数据锁存电路、第二数据锁存电路、第一数据判决电路和第二数据判决电路，其中：该灵敏放大电路的第一输出端、第二输出端分别与所述第一数据锁存电路、第二数据锁存电路连接，该灵敏放大电路的第一输入端、第二输入端分别与半浮栅存储器的位线以及钟控电流源连接，该数据写入电路与半浮栅存储器的位线连接、并与钟控电流源连接。本发明通过在半浮栅存储器的读写控制电路中加入数据判决电路和数据锁存电路，能够有效的对半浮栅存储器进行数据写入和读出，具有读取速度快且没有静态功耗，适用于各种半浮栅存储器。
- 同步动态随机存储器-201510954198.1
- 文君 - 上海斐讯数据通信技术有限公司
- 2015-12-17 - 2016-05-11 - G11C11/409
- 本发明提供一种同步动态随机存储器，所述同步动态随机存储器包括：电阻模块，设置在所述同步动态随机存储器内的信号线上，所述电阻模块包括可调的第一终结电阻；模式寄存器，用于控制所述同步动态随机寄存器的操作模式；译码器，用于根据接收的控制信号获取模式寄存器的配置信令；至少一个逻辑控制模块，用于根据接收的终结电阻控制信号进行译码，并与所述配置信令调节所述第一终结电阻的大小。本发明中，通过上述方式，提高了嵌入式系统中动态随机存储器数据信号的信号完整性和系统的稳定性。
- 存储器及其读取电路、一种比较电路-201210564397.8
- 杨光军 - 上海宏力半导体制造有限公司
- 2012-12-21 - 2013-05-15 - G11C11/409
- 本发明涉及一种存储器及其读取电路、一种比较电路。所述读取电路包括译码单元、比较电路及输出单元；所述比较电路包括阈值产生模块、第一比较模块、第二比较模块、电流镜模块、至少一个控制节点及至少一个限流管；其中，所述电流镜模块，适于为所述第二比较模块提供偏置电流；至少一个控制节点，适于传递所述偏置电流至所述第二比较模块；至少一个限流管，设于所述电流镜模块与对应控制节点之间，适于限制所述电流镜模块所产生的耦合电流。本发明技术方案使用了限流管限制电流镜模块产生的耦合电流，能够满足电流镜模块内部晶体管卸载耦合电流的能力，使其晶体管上累积的耦合电流相对减少，避免耦合电流对偏置电流幅值的影响。
- 具有多个存储器管芯和控制器管芯的半导体存储装置-201180010822.2
- P·戈里汉姆 - 莫塞德技术公司
- 2011-02-07 - 2012-11-07 - G11C11/409
- 包括多个存储器管芯和控制器管芯的半导体存储装置。该控制器管芯连接到内部控制总线。该控制器管芯被配置成响应于外部读命令而向所述存储器管芯中的所选择的存储器管芯提供内部读命令。所选择的存储器管芯被配置成响应于内部读命令而向控制器提供读数据；其中当存储器管芯中的至少两个存储器管芯被选为所选择的存储器管芯时，对于所述至少两个存储器管芯而言，在控制器管芯接收到外部读命令与接收到来自所选择的存储器管芯的读数据之间的延时不同。
- 半导体存储装置-201110252228.6
- 具岐峰 - 海力士半导体有限公司
- 2011-08-30 - 2012-08-29 - G11C11/409
- 本发明提供一种半导体存储装置，包括：存储器单元阵列，所述存储器单元阵列包括多个芯片；控制电路，所述控制电路被配置为控制存储器单元阵列的内部操作；电源电路，所述电源电路被配置为向控制电路供电；以及模式设置电路，所述模式设置电路被配置为响应于时钟使能信号而基于模式寄存器组命令和经由数据输入/输出焊盘接收的数据来输出用于供电控制的标志信号。
- 校准存储器系统中的写平整的起始值的方法-201080020480.8
- 詹姆斯·A·韦尔克;迈克尔·P·乔治 - 飞思卡尔半导体公司
- 2010-04-20 - 2012-04-18 - G11C11/409
- 一种存储器控制器(12)，其对多个存储器器件(24，26，28，30)中的每个执行读测试，以产生每个存储器器件的读延迟时间。存在主存储器器件(24)和存储器器件(26，28，30)的子集。对于子集中的每个存储器器件，将用于主存储器器件(24)的读延迟时间与存储器器件(26，28，30)的子集中的每个存储器器件的读延迟时间进行比较，以产生用于子集中的每个存储器器件的差分延迟。对于每个子集存储器器件，将主存储器器件的写测试起始时间与每个存储器器件的差分延迟组合，以产生用于每个存储器器件的写测试起始时间。用于每个存储器器件的写测试使用用于每个子集存储器器件的写测试起始时间来产生用于每个子集存储器器件的写发起时间。
- 多层式存储闪存阵列的编程方式及其切换控制方法-201110138945.6
- 霍文捷;邢翼鹏;周东霞 - 忆正存储技术（武汉）有限公司
- 2011-05-26 - 2012-02-08 - G11C11/409
- 本发明涉及半导体存储领域多层式存储闪存器件的可靠性的编程方式。本发明基于在编程的过程中跳过一些特定逻辑页，以降低浮栅耦合效应对的闪存操作影响的技术构思，提出几种提高多层式存储闪存器件的编程方式及其切换控制方法。通过跳过某些逻辑页，本发明有效降低了多层式存储闪存在编程过程中水平、对角、垂直方向的浮栅耦合效应，从而降低错误率，延长器件的使用寿命，提高系统整体的可靠性。
- 用于带内数据掩码比特传输的系统、方法和装置-200980134999.6
- K·贝恩斯 - 英特尔公司
- 2009-09-03 - 2011-08-10 - G11C11/409
- 本发明的实施例总体上针对用于带内数据掩码比特传输的系统、方法和装置。在一些实施例中，将一个或多个数据掩码比特集成到部分写入帧中并且经由数据总线传送到存储设备。由于经由数据总线传送数据掩码比特，那么系统不需要(昂贵的)数据掩码引线。在一些实施例中，提供机制来使得存储设备(例如，DRAM)在完成对DRAM阵列的部分写入之前能够检验有效数据掩码比特。
- 通用存储器输入输出产生装置及方法-200910254133.0
- 史德立;刘先凤;田尔文;陈俊嘉;叶明杰;陈忠敬;陈宥霖 - 晨星软件研发(深圳)有限公司;晨星半导体股份有限公司
- 2009-12-07 - 2011-06-08 - G11C11/409
- 本发明是一种通用存储器输入输出产生装置及方法，该通用存储器输入输出产生装置包含一定义模块、一撷取模块、一产生模块及一布局模块。该定义模块用以根据多个输入输出的一接脚配置状态定义一对照表。该对照表包含这些输入输出与多个存储器功能之间的对应关系。该撷取模块用以自多个候选控制信息中撷取对应于该对照表的一控制信息。这些候选控制信息是有关于这些输入输出与这些存储器功能之间的对应关系。该产生模块用以根据该控制信息产生一硬件描述语言文件。该布局模块用以根据该硬件描述语言文件程序化这些输入输出，使得这些输入输出各自对应于其相对应的存储器功能。
- 半导体存储器件及其数据读取方法-201010297101.1
- 表锡洙 - 三星电子株式会社
- 2010-09-28 - 2011-04-27 - G11C11/409
- 一种半导体存储器件，包括：第一位线对，由第一均衡器电路均衡至第一电压电平；第二位线对，由第二均衡器电路均衡至第二电压电平；隔离电路，设置在第一位线对和第二位线对之间，该隔离电路被配置为对第一位线对和第二位线对进行电连接或隔离；以及感应放大器，电连接至第二位线对，该感应放大器被配置为感应第二位线对的电压差，其中，在感应放大器感应第二位线对的电压差时，隔离电路隔离第一位线对和第二位线对之间的连接之一。
- 进行高速缓存读取的方法和器件-201010167375.9
- 李真烨;黄相元 - 三星电子株式会社
- 2005-03-29 - 2010-09-01 - G11C11/409
- 提供一种半导体器件中的读取方法。该方法包括：以第一存储器单元中的数据来设定位线；和将所述位线上的所述数据存储于寄存器中，其中所述寄存器中的数据在以第二存储器单元中的数据来设定所述位线的同时，被传送至数据总线。
- 使用可能性写入对MRAM单元进行编程-201010110918.3
- 庄建祥;王鸿森;钟道文;林春荣;王郁仁 - 台湾积体电路制造股份有限公司
- 2010-02-21 - 2010-08-25 - G11C11/409
- 一种使用可能性写入对MRAM单元进行编程的方法包括：提供写入脉冲以向MRAM单元写入值；以及在提供第一写入脉冲的步骤之后立即检验MRAM单元的状态。在写入失败的情况下，将值重写入MRAM单元。
- 一种减小SDRAM产生辐射的方法-200910110471.7
- 黄德斌;王志波;邓永坚;郭小东 - 深圳市共进电子有限公司
- 2009-11-03 - 2010-06-09 - G11C11/409
- 一种减小SDRAM产生辐射的方法，解决减小SDRAM与其它处理器芯片连接布线所产生辐射的技术问题，采用的技术方案是，以上方法是将SDRAM与处理器芯片之间的时钟信号引脚、控制信号引脚、地址信号引脚进行配套连接，以及SDRAM与处理器芯片之间的数据信号引脚借助分布在至少两层的金属线和过线孔进行连接，上述的布线方法是将SDRAM与处理器芯片之间的数据信号引脚根据引脚对应的物理位置、借助同一布线层的平行金属线对应连接，再借助翻译管理软件对数据的引脚编码顺序进行翻译处理，保证数据存、读的正确性。本发明的优点是保证数据信号线在同一布线层内平行分布，减少过线孔的数量，保证了地平面的完整性，同时有效地减少了SDRAM的辐射现象，成本低廉。
- 高速埋入式动态随机存取存储器的通用位线预充电时间的控制-200810176060.3
- 库奥尤安·许;王兵;金英奭 - 台湾积体电路制造股份有限公司
- 2008-11-07 - 2009-06-03 - G11C11/409
- 本发明提供了一种操作存储器的方法，包含在存储器单元上执行写入操作及读取操作。写入操作包含：在通用位线(GBL)上开始第一通用位线预充电；以及在第一通用位线预充电开始后，启动一字线写入存储器单元，其中开始第一通用位线预充电以及启动字线的步骤具有第一时间间隔。读取操作包含：在通用位线上开始第二通用位线预充电；以及在第二通用位线预充电开始后，启动字线自存储器单元读取，其中开始第二通用位线预充电以及启动字线的步骤具有一第二时间间隔。第一时间间隔大于第二时间间隔。
- 专利分类
