专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果308个,建议您升级VIP下载更多相关专利
  • [发明专利]一种STT-MRAM相关电路的磁性工艺设计方法-CN202110295434.9有效
  • 王佑;侯正义;赵巍胜 - 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院)
  • 2021-03-19 - 2023-10-24 - G06F30/367
  • 本发明的一种STT‑MRAM相关电路的磁性工艺设计方法,用于STT‑MRAM相关电路的设计,包括通过计算机工具配置设计系统,所述设计系统包括STT‑MTJ单元库、标准单元库、工艺文件及物理验证规则文件,所述STT‑MTJ单元库包含以下文件:SPICE仿真模型veriloga,符号symbol,版图layout和auCdl;所述标准单元库中包含基于MTJ设计的1T1R基本存储单元、与非门、或非门、读写电路基本单元的电路图、符号和版图,可用于设计过程中直接调用。本发明的磁性工艺设计包囊括了STT‑MRAM相关电路设计所必需的各种文件,可辅助完成STT‑MRAM的全流程设计;本发明的设计规则可根据工艺厂商流片的数据灵活地进行配置,具有高可靠性和实用性;本发明的磁性工艺设计包具有很高的灵活性,可通过简单的修改与不同工艺节点的传统工艺设计包兼容。
  • 一种sttmram相关电路磁性工艺设计方法
  • [发明专利]基于SRAM的双倍数据存储容量的存内计算方法和装置-CN202310980955.7在审
  • 杨建磊;段岑林;何啸林;赵巍胜 - 北京航空航天大学
  • 2023-08-04 - 2023-10-20 - G11C11/54
  • 本发明提供了一种基于SRAM的双倍数据存储容量的存内计算方法和装置,方法包括:基于神经网络数据集训练权重输出模型输出具有按位互补关系的权重信号;将具有按位互补关系的权重信号写入SRAM的交叉耦合反相器Q和QB中;提供一对逻辑计算模块分别耦合至SRAM的BL及BLB位线上;提供输入驱动器连接至一对逻辑计算模块,为其提供一对相同或不同的输入信号;逻辑计算模块将一对输入信号分别和SRAM中一对按位互补的权重信号进行逻辑计算;将逻辑计算模块的输出通过加法树进行加法运算,然后送入移位累加模块做移位累加;将移位累加结果进行后处理后输出。本发明可以提高一倍计算并行度,能够带来存内计算性能的大幅提升。
  • 基于sram双倍数据存储容量计算方法装置
  • [发明专利]一种基于非易失性存储器的存内计算电路-CN202310830067.7在审
  • 张悦;王进凯;顾正坤;张伯均;赵巍胜 - 北京航空航天大学
  • 2023-07-07 - 2023-10-10 - G06F15/78
  • 本申请提供基于非易失性存储器的存内计算电路,包括:非易失性存储器串联阵列中的各存算列根据接收的输入信号,在时域控制器的控制下进行乘法累加运算生成电压升信号;输入信号包括写输入信号与计算输入信号;电压时域转换电路根据接收的电压升信号,在时域控制器的控制下进行电压时域转换生成时域信号;脉冲计数动态选择电路根据接收的输入信号与时域信号,在时域控制器的控制下生成周期性方波信号;计数移位电路根据接收的周期性方波信号,在时域控制器的控制下生成二进制乘法累加计算结果;全加器树将各存算列对应的二进制乘法累加计算结果相加,得到存内计算输出结果。本申请能有效降低存内逻辑运算的功耗与延迟,并提高了电路的面积效率。
  • 一种基于非易失性存储器计算电路
  • [发明专利]基于全局噪声抵消的低噪声放大器及其方法-CN201811553622.1有效
  • 刘洋;王昭昊;杨建磊;赵巍胜 - 北京航空航天大学青岛研究院
  • 2018-12-19 - 2023-09-15 - H03F1/26
  • 本发明所述基于全局噪声抵消的低噪声放大器及其方法,提供一种新的低噪声放大器电路设计与抵消方法,以期在信号输出节点处通过反相相加而实现全部有源器件的噪声抵消,达到兼顾降低噪声系数与保持较大增益的双重目的。即将低噪声放大器电路设计为双支路结构。所述的低噪声放大器电路,具有结构相同、且完全对称的结构形式;每一支路,均由一个共栅极输入级和带有电阻反馈的共源极放大级电路构成;信号从两个共栅极的源极输入,分别经过两个支路后,在两个共源极的漏极输出;每一支路中的有源器件,其两端的噪声均沿两个支路、不同方向,分别传输至输出节点,利用在输出节点的反相关系而相加实现抵消。
  • 基于全局噪声抵消低噪声放大器及其方法
  • [发明专利]磁性随机存储单元、读写方法以及存储器-CN202310817783.1在审
  • 王朝;王昭昊;刘旭;赵巍胜 - 北京航空航天大学
  • 2023-07-05 - 2023-09-12 - G11C11/15
  • 本发明提供了一种磁性随机存储单元,包括第一存储器、第二存储器、第一开关元件和第二开关元件;其中,所述第一存储器包括第一自旋轨道矩层以及设置在所述第一自旋轨道矩层上的第一磁隧道结;所述第二存储器包括第二自旋轨道矩层以及设置在所述第二自旋轨道矩层上的第二磁隧道结,所述第一自旋轨道矩层的第一输入端通过所述第一开关元件与第一信号线连接,所述第一自旋轨道矩层的第一输出端与所述第二自旋轨道矩层的第二输入端通过所述第二开关元件连接,所述第二自旋轨道矩层的第二输出端与第二信号线连接;本发明可解决现有多位数据存储的磁性随机存储单元的工艺复杂,数据读写性能差的问题。
  • 磁性随机存储单元读写方法以及存储器

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top