[实用新型]一种集成耗尽型启动器件的功率MOS场效应管有效

申请号：	201520890627.9	申请日：	2015-11-09
公开（公告）号：	CN205140977U	公开（公告）日：	2016-04-06
发明（设计）人：	丁国华;罗寅;谭在超;张海滨	申请（专利权）人：	苏州锴威特半导体有限公司
主分类号：	H01L27/085	分类号：	H01L27/085
代理公司：	南京众联专利代理有限公司 32206	代理人：	吕书桁
地址：	215600 江苏省苏州市张家港市***	国省代码：	江苏;32
权利要求书：	查看更多	说明书：	查看更多
摘要：	本实用新型涉及一种集成耗尽型启动器件的功率MOS场效应管，包括增强型MOS场效应管、耗尽型MOS场效应管和POLY电阻，增强型MOS场效应管和耗尽型MOS场效应管共漏极连接，耗尽型MOS场效应管的栅极和源极间串接有POLY电阻，将增强型MOS场效应管和耗尽型MOS场效应管共漏极引出作为功率MOS场效应管的漏电极，将增强型MOS场效应管的栅极引出作为功率MOS场效应管的第一栅电极，将增强型MOS场效应管的源极引出作为功率MOS场效应管的第一源电极，将耗尽型MOS场效应管的源极与POLY电阻的连接端引出作为功率MOS场效应管的第二源电极，将耗尽型MOS场效应管的栅极与POLY电阻的连接端引出作为功率MOS场效应管的第二栅电极。整个功率MOS场效应管低功耗，简化了设计复杂度和降低成本。
搜索关键词：	一种集成耗尽启动器件功率 mos 场效应
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

一种集成耗尽型启动器件的功率MOS场效应管，其特征在于：包括增强型MOS场效应管、耗尽型MOS场效应管和POLY电阻，所述增强型MOS场效应管和耗尽型MOS场效应管共漏极连接，所述耗尽型MOS场效应管的栅极和源极间串接有POLY电阻，将增强型MOS场效应管和耗尽型MOS场效应管的共有漏极引出作为功率MOS场效应管的漏电极，将增强型MOS场效应管的栅极引出作为功率MOS场效应管的第一栅电极，将增强型MOS场效应管的源极引出作为功率MOS场效应管的第一源电极，将耗尽型MOS场效应管的源极与POLY电阻的连接端引出作为功率MOS场效应管的第二源电极，将耗尽型MOS场效应管的栅极与POLY电阻的连接端引出作为功率MOS场效应管的第二栅电极。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州锴威特半导体有限公司，未经苏州锴威特半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201520890627.9/，转载请声明来源钻瓜专利网。

同类专利

半导体器件-201910298383.8
发明人：中泽芳人 -专利权人：瑞萨电子株式会社
申请日： 2019-04-15 - 公布日： 2019-10-29 - 主分类号： H01L27/085
摘要：本公开的实施例涉及一种半导体器件，包括：被提供在由晶面(100)构成的半导体衬底的主表面中的单元区域；嵌入半导体衬底中的场绝缘膜；以及围绕单元区域的环形p型阱区域。p型阱区域包括在<010>方向上延伸的第一区域、在<001>方向上延伸的第二区域、以及连接第一区域和第二区域并且在平面图中具有弧形形状的第三区域。在平面图中，场绝缘膜具有被提供在p型阱区域中并且沿着p型阱区域延伸的开口。开口包括在第一区域中在<010>方向上延伸的第一开口和在第二区域中在<001>方向上延伸的第二开口，并且第一开口和第二开口在第三区域中彼此分开。

集成增强型和耗尽型的HEMT及其制造方法-201910003343.6
发明人：倪贤锋;范谦;何伟 -专利权人：苏州汉骅半导体有限公司
申请日： 2019-01-04 - 公布日： 2019-08-16 - 主分类号： H01L27/085
摘要：本发明所提出的集成增强型和耗尽型的HEMT及其制造方法，可以将增强型和耗尽型晶体管集成在一起，有利于增加氮化镓HEMT器件的用途，提高电路的特性，并且为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。同时，利用缓冲层的再生长以及掺杂需求，将杂质产生的电子变为掺杂层的一部分，提高掺杂浓度的同时防止多余的电子对器件产生干扰。

一种III-V CMOS型异质结场效应晶体管-201710194884.2
发明人：黎明;陈汝钦 -专利权人：成都海威华芯科技有限公司
申请日： 2017-03-28 - 公布日： 2019-07-19 - 主分类号： H01L27/085
摘要：本发明涉及半导体器件制造技术领域，具体涉及一种基于硅衬底的、结合了n沟道晶体管和p沟道晶体管的宽禁带III‑V CMOS型异质结场效应晶体管，该型异质结场效应晶体管材料采用MOCVD或MBE设备外延生长，由在高电阻率硅衬底上依次外延生长的第一多层晶格应变缓冲层、GaSb沟道层、AlGaSb势垒层、GaSb帽层、第二多层晶格应变缓冲层、GaAs沟道层、AlGaAs势垒层、及GaAs帽层构成。本发明可有效地提升p沟道晶体管迁移率，以改进III‑V中n沟道晶体管和p沟道晶体管迁移率巨大差别的问题，并提供高载流子速度与高驱动电流的宽禁带III‑V族晶体管通道，有效的改善晶体管等比例缩小过程中带来短沟道效应，降低功耗，克服摩尔定律，打破极限，维持半导体产业等比例缩小进程。

一种III-V CMOS型高电子迁移率晶体管-201710193483.5
发明人：黎明 -专利权人：成都海威华芯科技有限公司
申请日： 2017-03-28 - 公布日： 2019-07-19 - 主分类号： H01L27/085
摘要：本发明涉及半导体器件制造技术领域，具体涉及一种基于硅衬底的、结合了n沟道晶体管和p沟道晶体管的宽禁带III‑V CMOS型高电子迁移率晶体管，该型异质结场效应晶体管材料采用MOCVD或MBE设备外延生长，由在高电阻率硅衬底上依次外延生长的第一GaAsSb缓冲层、GaSb沟道层、AlGaSb势垒层、GaSb帽层、第二GaAsSb缓冲层、InGaAs沟道层、In_XAl_1‑XAs势垒层及In_XGa_1‑_XAs帽层构成。本发明可有效地提升p沟道晶体管迁移率，以改进III‑V中n沟道晶体管和p沟道晶体管迁移率巨大差别的问题，并提供高载流子速度与高驱动电流的宽禁带III‑V族晶体管通道，有效的改善晶体管等比例缩小过程中带来短沟道效应，降低功耗，克服摩尔定律，打破极限，维持半导体产业等比例缩小进程。

优化输入电容的栅控型功率器件-201821673335.X
发明人：刘剑;郑泽人;龚大卫;王玉林 -专利权人：扬州国扬电子有限公司
申请日： 2018-10-16 - 公布日： 2019-07-09 - 主分类号： H01L27/085
摘要：本实用新型公开了一种优化输入电容的栅控型功率器件，包括方形原胞构成的沟槽结构，dummy原胞区域设有栅极多晶硅层，栅极多晶硅层中开设有窗口。本实用新型的栅极多晶硅层中开设有窗口，减小了栅极多晶硅层的面积，相比现有技术中采用方形原胞的器件而言减小了输入电容。本实用新型采用了方形原胞，相比现有技术中采用条形原胞的器件而言提升了电流均匀性和一致性。

一种集成耗尽型启动器件的功率MOS场效应管-201510756113.9
发明人：丁国华;罗寅;谭在超;张海滨 -专利权人：苏州锴威特半导体有限公司
申请日： 2015-11-09 - 公布日： 2019-06-04 - 主分类号： H01L27/085
摘要：本发明涉及一种集成耗尽型启动器件的功率MOS场效应管，包括增强型MOS场效应管、耗尽型MOS场效应管和POLY电阻，所述增强型MOS场效应管和耗尽型MOS场效应管共漏极连接，所述耗尽型MOS场效应管的栅极和源极间串接有POLY电阻，将增强型MOS场效应管和耗尽型MOS场效应管共漏极引出作为功率MOS场效应管的漏电极，将增强型MOS场效应管的栅极引出作为功率MOS场效应管的第一栅电极，将增强型MOS场效应管的源极引出作为功率MOS场效应管的第一源电极，将耗尽型MOS场效应管的源极与POLY电阻的连接端引出作为功率MOS场效应管的第二源电极，将耗尽型MOS场效应管的栅极与POLY电阻的连接端引出作为功率MOS场效应管的第二栅电极。整个功率MOS场效应管低功耗，简化了设计复杂度和降低成本。

在先进装置中用于增进装置效能的侧壁工程-201811147725.8
发明人：卓荣发;陈学深;郭克文 -专利权人：新加坡商格罗方德半导体私人有限公司
申请日： 2018-09-29 - 公布日： 2019-04-09 - 主分类号： H01L27/085
摘要：本发明涉及在先进装置中用于增进装置效能的侧壁工程，揭示一种负电容材料的侧壁工程的方法。例如，该负电容材料为铁电材料。该方法包括：在该栅极侧壁上提供介电衬垫，以及在介电衬垫上方提供负电容衬垫或间隔件。在一具体实施例中，该介电衬垫为氧化物衬垫且该负电容衬垫或间隔件为铁电衬垫或间隔件。工程化后的负电容衬垫或间隔件增进栅极至S/D区耦合与栅极至接触耦合，从而改善装置I_ON‑I_OFF效能。

集成电路-201821103415.1
发明人： J·德拉勒奥;C·里韦罗 -专利权人：意法半导体(鲁塞)公司
申请日： 2018-07-12 - 公布日： 2019-03-12 - 主分类号： H01L27/085
摘要：本公开涉及包含诱饵结构的集成电路。一种集成电路包括衬底、互连部分、和位于衬底与互连部分之间的隔离区域。诱饵结构位于隔离区域内，并且包括与衬底电隔离的硅化区段。

包含诱饵结构的集成电路-201810766009.1
发明人： J·德拉勒奥;C·里韦罗 -专利权人：意法半导体(鲁塞)公司
申请日： 2018-07-12 - 公布日： 2019-01-29 - 主分类号： H01L27/085
摘要：本公开涉及包含诱饵结构的集成电路。一种集成电路包括衬底、互连部分、和位于衬底与互连部分之间的隔离区域。诱饵结构位于隔离区域内，并且包括与衬底电隔离的硅化区段。

半导体器件-201810532000.4
发明人：斋藤滋晃;中泽芳人;松浦仁;高桥幸雄 -专利权人：瑞萨电子株式会社
申请日： 2018-05-29 - 公布日： 2018-12-11 - 主分类号： H01L27/085
摘要：本发明涉及一种半导体器件，提高了半导体器件的可靠性。用于耦合位于半导体区的角部处的场板和场限制环的接触沟槽由相对于晶体取向<011>线性对称布置的第一直线部和第二直线部构成。第一直线部和第二直线部的相应的一端在晶体取向<011>处耦合，并且第一直线部和第二直线部被设置为在与晶体取向<010>和晶体取向<011>不同的方向上延伸。

一种基于硼烯的纳米开关器件-201810339107.7
发明人：安义鹏;焦聚涛;康军帅;武大鹏;刘志勇;赵永;丁兴东;焦照勇 -专利权人：河南师范大学
申请日： 2018-04-16 - 公布日： 2018-11-06 - 主分类号： H01L27/085
摘要：本发明公开了一种基于硼烯的纳米开关器件，属于纳米开关器件技术领域。本发明的技术方案要点为：一种基于硼烯的纳米开关器件，由具有褶皱型的双面氢化饱和的单层硼烯构成，硼烯上根据原子排列位置在相互垂直的L型方向和Z型方向分别搭建电路组建四电极双电路系统，当开关旋转至L型方向电路并构成闭合回路时电路处于开态，当开关旋转至Z型方向并构成回路时电路处于关态。本发明具有结构超薄、尺寸可调、性能优良的特点，该硼烯纳米开关器件性能优良，在0.5V偏压附近可保持较高的开/关比率。

一种增强型和耗尽型GaN HEMT集成结构-201820559173.0
发明人：刘洪刚;孙兵;常虎东 -专利权人：苏州闻颂智能科技有限公司
申请日： 2018-04-19 - 公布日： 2018-10-30 - 主分类号： H01L27/085
摘要：本实用新型公开了一种增强型和耗尽型GaN HEMT集成结构，包括：衬底；缓冲层，形成于所述衬底上；所述HEMT集成结构还包括形成于所述缓冲层上的增强型HEMT器件及耗尽型HEMT器件；所述增强型HEMT器件包括形成于所述缓冲层的第一GaN沟道层、形成于所述第一GaN沟道层上的第一势垒层；所述耗尽型HEMT器件包括形成于所述缓冲层的第二GaN沟道层、形成于所述第二GaN沟道层上的第一势垒层；所述HEMT集成结构还包括隔离层，所述隔离层位于所述第一GaN沟道层和所述第二GaN沟道层之间及所述第一势垒层和所述第二势垒层之间以将所述增强型HEMT器件和所述耗尽型HEMT器件相隔离。实现了增强型和耗尽型GaN HEMT器件的单片集成，是完全平面的增强型和耗尽型GaN HEMT集成结构。

电子器件-201720357676.5
发明人： P·莫恩斯;J·罗伊格-吉塔特;M·塔克;J·C·J·杰森斯 -专利权人：半导体元件工业有限责任公司
申请日： 2017-04-07 - 公布日： 2018-03-27 - 主分类号： H01L27/085
摘要：本实用新型公开了一种电子器件，所述电子器件包括具有分段式栅极电极的低端HEMT，以及耦接到所述低端HEMT的高端HEMT，其中所述低端HEMT和高电压HEMT被集成在同一半导体管芯内。在另一方面，电子器件可包括源极电极；低端HEMT；耦接到所述低端HEMT的高端HEMT；以及电阻元件。在一个实施方案中，所述电阻元件可耦接到所述高电压HEMT的源极电极和栅极电极，并且在另一个实施方案中，所述电阻元件可耦接到所述低端HEMT的源极电极和漏极。本实用新型解决的一个技术问题是改进包括HEMT的电路。本实用新型实现的一个技术效果是提供改进的电子器件。

包括伪隔离栅极结构的半导体器件及其制造方法-201310241573.9
发明人：冯家馨 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-06-18 - 公布日： 2018-03-23 - 主分类号： H01L27/085
摘要：本发明提供了一种包括隔离栅极结构的半导体器件，其中，该器件具有第一有源晶体管、第二有源晶体管、隔离栅极结构以及位于第一有源晶体管、第二有源晶体管和隔离栅极结构下方的有源区。第一有源晶体管和第二有源晶体管都具有第一导电类型的金属栅极（例如，n型和p型中的一种）。隔离栅极结构夹置在第一有源晶体管和第二有源晶体管之间。隔离栅极结构具有第二导电类型的金属栅极（例如，n型和p型中的另一种）。本文还描述了制备这样的器件的方法。

利用深扩散区在单片功率集成电路中制备JFET和LDMOS晶体管-201510360553.2
发明人：雪克·玛力卡勒强斯瓦密 -专利权人：万国半导体股份有限公司
申请日： 2015-06-26 - 公布日： 2018-03-20 - 主分类号： H01L27/085
摘要：一种功率集成电路包括一个结型场效应晶体管（JFET）器件，形成在第一部分半导体层中，利用第一本体区制成栅极区，一个双扩散金属‑氧化物‑半导体（LDMOS）晶体管，形成在第二部分半导体层中，通道形成在第二本体区中。功率集成电路包括一个第一深扩散区，形成在第一本体区下方，并且与第一本体区电接触，第一深扩散区与第一本体区共同建立JFET器件的夹断电压；以及一个第二深扩散区，形成在第二本体区下方，并且与第二本体区电接触，第二深扩散区构成LDMOS晶体管中的降低表面电场（RESURF）结构。

氮化镓基低漏电流悬臂梁的环形振荡器及制备方法-201510377854.6
发明人：廖小平;褚晨蕾 -专利权人：东南大学
申请日： 2015-07-01 - 公布日： 2018-02-23 - 主分类号： H01L27/085
摘要：本发明的氮化镓基低漏电流悬臂梁的环形振荡器由三个倒相器首尾相连而构成，该环形振荡器基于GaN衬底，其中的N型MESFET和P型MESFET的栅极是悬浮在P型GaAs衬底上方的悬臂梁，该悬臂梁是Au材料制作，在悬臂梁下方有一个下拉电极，其中N型MESFET悬臂梁下方的下拉电极接地，而P型MESFET悬臂梁下方的下拉电极接电源，当MESFET悬臂梁与下拉电极间的电压小于阈值电压绝对值的时候，悬臂梁不会牵引下来，此时悬臂梁与栅极之间有一层空气间隙，从而导致MESFET不能够导通，这样栅极漏电流就得到了很好的抑制；当MESFET的悬臂梁与下拉电极间的电压大于阈值电压绝对值的时候，悬臂梁才会吸附至栅极上，MESFET就此导通。

氮化镓基低漏电流悬臂梁场效应晶体管传输门及制备方法-201510379536.3
发明人：廖小平;王凯悦 -专利权人：东南大学
申请日： 2015-07-01 - 公布日： 2018-02-23 - 主分类号： H01L27/085
摘要：本发明的是一种GaN基低漏电流悬臂梁MESFET传输门及制备方法，该传输门由悬臂梁N型MESFET和悬臂梁P型MESFET构成。MESFET的制作在半绝缘GaN衬底上，其栅极上方设计了悬臂梁结构。悬臂梁下方设计了电极板。悬臂梁的下拉电压设计为等于型MESFET的阈值电压的绝对值。当在悬臂梁与电极板间的电压小于阈值电压的绝对值时，悬臂梁是悬浮在栅极的上方，此时栅极处是断路的，MESFET始终工作在截止状态，而只有在悬臂梁与电极板间的电压达到或大于阈值电压的绝对值时，悬臂梁才会被下拉到贴在栅极上，栅极与悬臂梁短接，此时若输入端与输出端的电平值不同，则MESFET工作在导通状态。本发明在工作中增大了栅极的阻抗，减小了栅极漏电流，有效地降低了功耗。

硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门-201510379658.2
发明人：廖小平;陈子龙 -专利权人：东南大学
申请日： 2015-07-01 - 公布日： 2017-12-19 - 主分类号： H01L27/085
摘要：本发明的硅基低漏电流固支梁栅金属氧化物场效应晶体管或非门由两个固支梁栅NMOS管即第一NMOS管(1)和第二NMOS管(2)以及一个负载电阻(3)组成，两个NMOS管的源极连接在一起共同接地，漏极也连接在一起随后通过负载电阻(3)与电源电压相连接，两路输入信号A、B分别在两个NMOS管的栅极上输入，输出信号在两个NMOS管的漏极和负载电阻(3)之间输出；NMOS管的固支梁栅的下拉电压设计得与NMOS管的阈值电压相等，只有当固支梁栅上所加的电压大于NMOS管的阈值电压，该固支梁栅才能下拉并接触二氧化硅层从而使固支梁栅NMOS管反型导通，当所加电压小于NMOS管的阈值电压时固支梁栅就不能下拉，使或非门具有较小的直流漏电流。

基于PHEMT的放大器芯片及其热沉的热仿真等效模型-201510233976.8
发明人：徐秀琴;王志宇;尚永衡;郭丽丽;汪洋;郁发新 -专利权人：浙江大学
申请日： 2015-05-11 - 公布日： 2017-09-29 - 主分类号： H01L27/085
摘要：本发明公开了一种基于PHEMT的放大器芯片及其热沉的热仿真等效模型。该模型包括放大器芯片的等效模型及其热沉的等效模型。放大器芯片的等效模型包括等效的PHEMT管芯、等效版图、芯片基板、金属过孔、背金。热沉的等效模型包括金锡焊料、垫盘纯铜、底板氧化钡。其中等效PHEMT管芯主要根据每个晶体管的结构与热分布特性将其等效为与晶体管的栅极尺寸相同的T型栅、T型栅下方的热源以及与整级的栅指尺寸相同的金块。本发明实现了在整个通用热分析软件中准确模拟基于PHEMT的放大器芯片的管芯热特性，可以为整个芯片的电路设计和热设计提供快捷有效的参考数据。

半导体器件、制造半导体器件的方法、电源及高频放大器-201310559631.2
发明人：山田敦史 -专利权人：富士通株式会社
申请日： 2013-11-12 - 公布日： 2016-11-30 - 主分类号： H01L27/085
摘要：本发明涉及一种半导体器件、一种用于制造半导体器件的方法、一种电源和一种高频放大器。本发明提供了一种半导体器件，所述半导体器件包括：第一晶体管，所述第一晶体管包括第一栅电极、第一源电极、第一漏电极和第一氮化物半导体叠层，所述第一氮化物半导体叠层包括第一电子渡越层和第一电子供给层；第二晶体管，所述第二晶体管包括第二栅电极、第二源电极、第二漏电极和第二氮化物半导体叠层，所述第二氮化物半导体叠层包括第二电子渡越层和第二电子供给层，所述第二漏电极为还用作所述第一源电极的公共电极，所述第二电子渡越层具有位于所述第二栅电极之下并包含p型掺杂剂的部分；以及p型掺杂剂扩散阻挡层。

一种集成耗尽型启动器件的功率MOS场效应管-201520890627.9
发明人：丁国华;罗寅;谭在超;张海滨 -专利权人：苏州锴威特半导体有限公司
申请日： 2015-11-09 - 公布日： 2016-04-06 - 主分类号： H01L27/085
摘要：本实用新型涉及一种集成耗尽型启动器件的功率MOS场效应管，包括增强型MOS场效应管、耗尽型MOS场效应管和POLY电阻，增强型MOS场效应管和耗尽型MOS场效应管共漏极连接，耗尽型MOS场效应管的栅极和源极间串接有POLY电阻，将增强型MOS场效应管和耗尽型MOS场效应管共漏极引出作为功率MOS场效应管的漏电极，将增强型MOS场效应管的栅极引出作为功率MOS场效应管的第一栅电极，将增强型MOS场效应管的源极引出作为功率MOS场效应管的第一源电极，将耗尽型MOS场效应管的源极与POLY电阻的连接端引出作为功率MOS场效应管的第二源电极，将耗尽型MOS场效应管的栅极与POLY电阻的连接端引出作为功率MOS场效应管的第二栅电极。整个功率MOS场效应管低功耗，简化了设计复杂度和降低成本。

增强耗尽型GaN HEMT环形振荡器-201520899210.9
发明人：黎明 -专利权人：成都嘉石科技有限公司
申请日： 2015-11-11 - 公布日： 2016-03-16 - 主分类号： H01L27/085
摘要：本实用新型提供了一种增强耗尽型GaN HEMT环形振荡器，其包括由下自上依次形成的Si衬底、成核层、GaN缓冲层、隔离层、GaN掺杂层、GaN沟道层、AlN势垒层和GaN保护层，GaN保护层上间隔设置有多个隔离区，隔离区从GaN保护层的表面嵌入延伸至GaN缓冲层内部，在相邻两个隔离区之间的GaN保护层上形成有第一漏极、第二漏极、源极、增强型栅极和耗尽型栅极，源极位于第一漏极和第二漏极之间，增强型栅极形成在第一漏极和源极之间，且增强型栅极嵌入GaN保护层并与AlN势垒层接触，耗尽型栅极形成在第二漏极和源极之间。通过上述方式，本实用新型能够简化器件结构，降低工艺难度。

一种半导体布局结构-201520798554.0
发明人：文智慧;王倩;邓玲;高保林;李日鑫 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2015-10-15 - 公布日： 2016-02-03 - 主分类号： H01L27/085
摘要：本实用新型提供一种半导体布局结构，所述半导体布局结构包括器件区域，所述器件区域包括有源区、形成于所述有源区中的填充孔及填充于所述填充孔内的应变材料；其中：所述器件区域往其边界方向的一侧形成有牺牲区域；所述有源区延伸进所述牺牲区域。本实用新型的半导体布局结构通过将有源区往边界方向一侧延长预设距离，使结构陡变区域远离正常器件区域，从而消除边界效应对正常器件区域的影响，获得均匀性很好的刻蚀、填充效果，并扩大工艺窗口，有利于良率的提升。

具有第一和第二开关器件的集成电路、半桥电路及其制造方法-201410403206.9
发明人： S·莱奥芒;M·H·菲勒梅耶 -专利权人：英飞凌科技奥地利有限公司
申请日： 2014-08-15 - 公布日： 2015-02-25 - 主分类号： H01L27/085
摘要：本发明公开了一种具有第一和第二开关器件的集成电路、半桥电路及其制造方法，该集成电路包括第一开关器件以及第二开关器件，第一开关器件包括在半导体部分的第一区段中的第一半导体区域，第二开关器件包括在半导体部分的第二区段中的第二半导体区域。第一和第二区段以及在半导体部分外的第一和第二开关器件的电极结构沿着垂直于半导体部分的第一表面的垂直轴线被布置。

高压 ED NMOS 元件嵌入高压横向 NJFET-201310126266.6
发明人：陈永初;陈立凡;林镇元 -专利权人：旺宏电子股份有限公司
申请日： 2013-04-12 - 公布日： 2014-07-16 - 主分类号： H01L27/085
摘要：本发明公开了一种高压ED NMOS元件嵌入高压横向NJFET及其制造方法，该高压ED NMOS元件嵌入高压横向NJFET包含一高压(HV)n型金属氧化物半导体(NMOS)嵌入HV结栅极场效应晶体管(JFET)的半导体装置被提供。根据第一示例实施例，具有嵌入HV JFET的HV NMOS可包含衬底、被设置为邻近该衬底的N型阱区、被设置为邻近该N型阱区的P型阱区、以及被设置为邻近该N型阱区且在该P型阱区相对侧的第一及第二N+掺杂区。该P型阱区可包含P+掺杂区、第三N+掺杂区以与栅极结构，该第三N+掺杂区介于该P+掺杂区以及该栅极结构之间。

半导体器件-201310397355.4
发明人：原田峻丞;中野敬志;奥野卓也 -专利权人：株式会社电装
申请日： 2013-09-04 - 公布日： 2014-05-21 - 主分类号： H01L27/085
摘要：一种半导体器件包括：半导体衬底（5），包括在所述半导体衬底（5）上的第一半导体层（2）；在半导体衬底（5）中的多个半导体元件（50）；及无效区（30）。每一个半导体元件（50）都包括：在所述第一半导体层（2）的表面部分中的第二半导体层（21）；第三半导体层（17），设置在所述第一半导体层（2）的另一个表面部分中，并与所述第二半导体层（21）间隔开；及控制层（34），设置在所述第一半导体层（2）在所述第二半导体层（21）与所述第三半导体层（17）之间的部分上。所述无效区（30）设置在至少两个相邻的半导体元件（50）之间的半导体衬底（5）中；并且不提供所述半导体元件（50）的功能。

半导体器件-201310291956.7
发明人：许刚颖;余小强;李琴;唐波 -专利权人：成都启臣微电子有限公司
申请日： 2013-07-12 - 公布日： 2013-10-16 - 主分类号： H01L27/085
摘要：半导体器件，包括栅极、源极、漏极和沟道区，还包括包围漏极的漂移区，所述沟道区包围漂移区，所述沟道区外侧为源极，所述栅极和源极分为数量相同的至少两个。采用本发明所述的半导体器件，将两个或多个半导体器件的漏端和漂移区共用，使版图布局和芯片的连线得到优化，并且减少了器件面积，降低生产成本；满足开关电源系统对低待机功耗控制电路的需求，使芯片的功率损耗降低；在兼容CMOS工艺基础上开发了该器件，使该器件更具实用性。

用于具有线端延长的晶体管的结构和方法-201210192137.2
发明人：余绍铭;张长昀;张志豪;陈欣志;张开泰;谢铭峰;吕奎亮;林以唐 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-06-11 - 公布日： 2013-07-24 - 主分类号： H01L27/085
摘要：本发明提供了一种半导体结构。该半导体结构包括半导体衬底；形成在半导体衬底中的隔离部件；形成在所述半导体衬底中的第一有源区和第二有源区，其中所述第一有源区和第二有源区在第一方向延伸并且通过所述隔离部件彼此分隔；以及设置在隔离部件上的伪栅极，其中所述伪栅极在第一方向从一侧延伸至所述第一有源区并且从另一侧延伸至所述第二有源区。本发明还公开了用于具有线端延长的晶体管的结构和方法。

一种合成结构的高压器件-201220637863.6
发明人：李照华;林道明;赵春波;胡乔;戴文芳 -专利权人：深圳市明微电子股份有限公司
申请日： 2012-11-28 - 公布日： 2013-07-10 - 主分类号： H01L27/085
摘要：本实用新型实施例提出了一种合成结构的高压器件，包括高压功率管HVNMOS和JFET管，所述高压功率管HVNMOS管包括漏极、源极、栅极和衬底，导电沟道为源极和漏极之间的P型阱区Pwell；所述JFET管包括漏极、源极、栅极和衬底，导电沟道为源极和漏极之间的N型阱区Nwell；所述高压功率管HVNMOS和所述JFET管共用相同的漏极，所述漏极采用N型双扩散工艺。本实用新型实施例提出的上述方案，通过合成的高压器件结构，有效的节省了芯片的面积，降低芯片的成本。

提高载流子迁移率的PMOS器件的制作方法及器件结构-201210170354.1
发明人：刘格致;黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-05-28 - 公布日： 2012-09-12 - 主分类号： H01L27/085
摘要：本发明涉及集成电路制造领域，特别是涉及一种提高载流子迁移率的PMOS器件的制作方法及器件结构，包括：提供包含PMOS有源区和周边区域的衬底；在所述衬底的周边区域形成多个浅沟槽隔离结构；刻蚀相邻的浅沟槽隔离结构之间的衬底以形成拉应力凹槽；以及在所述拉应力凹槽内填充压应力材料。本发明制作方法不会对器件形状造成破坏，而且避免了制作工艺对器件性能的干扰，并且制造工艺要求低，也有利于器件尺寸的持续缩小，同时提高了载流子迁移率从而改善器件性能。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[实用新型]一种集成耗尽型启动器件的功率MOS场效应管有效

专利文献下载