[发明专利]半导体器件的制造方法

摘要

本发明涉及一种半导体器件的制造方法。在半导体衬底(1S)上形成层间绝缘膜(PIL)。通过在用来在层间绝缘膜(PIL)中形成栓塞(PL1)的CMP结束之后，使层间绝缘膜(PIL)的表面后退，使得栓塞(PL1)的上表面比层间绝缘膜(PIL)的上表面高。由此，可以确保栓塞(PL1)和布线(W1)在竖直的方向上的连接的可靠性。也可以使布线(W1)不向层间绝缘膜(PIL)挖入，或者减小挖入形成的量。

主权项

1.一种半导体器件的制造方法，其特征在于包括以下工序：(a)、在半导体衬底上形成第1层间绝缘膜的工序；(b)、在上述第1层间绝缘膜形成第1接触孔的工序；(c)、在上述(b)工序之后，在上述半导体衬底上形成第1导电膜，向上述第1接触孔的内部埋入上述第1导电膜的工序；(d)、去除上述第1接触孔的外部的上述第1导电膜，形成由上述第1导电膜构成的第1栓塞的工序；(e)、在上述(d)工序之后，以使上述第1层间绝缘膜的上表面比上述第1栓塞的上表面低的方式，使上述第1层间绝缘膜的上表面后退的工序；(f)、在上述(e)工序之后，在上述半导体衬底上形成介电常数比氧化硅低的第2层间绝缘膜的工序；(g)、在上述第2层间绝缘膜形成使上述第1栓塞的一部分露出，且下表面比上述第1栓塞的上表面低的第1布线沟的工序；(h)、在上述(g)工序之后，在上述半导体衬底上形成第2导电膜，向上述第1布线沟的内部埋入上述第2导电膜的工序；以及(i)、去除上述第1布线沟的外部的上述第2导电膜，形成由上述第2导电膜构成且与上述第1栓塞连接的第1布线的工序，上述(g)工序中形成的上述第1布线沟的最下表面形成在上述第2层间绝缘膜中，在从上述第1布线的最下表面到上述第1栓塞的上表面的距离为长度L8，从上述第1层间绝缘膜的上表面到上述第1布线的最下表面的距离为长度L9时，长度L8>长度L9成立。