[发明专利]半导体器件的制造方法

权利要求书

1.一种半导体器件的制造方法，其特征在于包括以下工序：

(a)、在半导体衬底上形成第1层间绝缘膜的工序；

(b)、在上述第1层间绝缘膜形成第1接触孔的工序；

(c)、在上述(b)工序之后，在上述半导体衬底上形成第1导电膜，向上述第1接触孔的内部埋入上述第1导电膜的工序；

(d)、去除上述第1接触孔的外部的上述第1导电膜，形成由上述第1导电膜构成的第1栓塞的工序；

(e)、在上述(d)工序之后，以使上述第1层间绝缘膜的上表面比上述第1栓塞的上表面低的方式，使上述第1层间绝缘膜的上表面后退的工序；

(f)、在上述(e)工序之后，在上述半导体衬底上形成介电常数比氧化硅低的第2层间绝缘膜的工序；

(g)、在上述第2层间绝缘膜形成使上述第1栓塞的一部分露出，且下表面比上述第1栓塞的上表面低的第1布线沟的工序；

(h)、在上述(g)工序之后，在上述半导体衬底上形成第2导电膜，向上述第1布线沟的内部埋入上述第2导电膜的工序；以及

(i)、去除上述第1布线沟的外部的上述第2导电膜，形成由上述第2导电膜构成且与上述第1栓塞连接的第1布线的工序，

上述(g)工序中形成的上述第1布线沟的最下表面形成在上述第2层间绝缘膜中，

在从上述第1布线的最下表面到上述第1栓塞的上表面的距离为长度L8，从上述第1层间绝缘膜的上表面到上述第1布线的最下表面的距离为长度L9时，长度L8>长度L9成立。

2.如权利要求1所述的半导体器件的制造方法，其特征在于：

上述(e)工序中的上述第1层间绝缘膜的后退使用对上述第1层间绝缘膜有选择性的化学机械研磨法。

3.如权利要求1所述的半导体器件的制造方法，其特征在于：

上述(e)工序中的上述第1层间绝缘膜的后退使用对上述第1层间绝缘膜有选择性的蚀刻。

4.如权利要求1所述的半导体器件的制造方法，其特征在于：

在上述(a)工序之前还包括在上述半导体衬底的主面上形成MISFET的工序；

在上述(a)工序中，上述第1层间绝缘膜以覆盖上述MISFET的方式形成。

5.如权利要求4所述的半导体器件的制造方法，其特征在于：

上述(a)工序包括：(a1)、在上述半导体衬底上以覆盖上述MISFET的方式形成第3层间绝缘膜的工序，(a2)、在上述第3层间绝缘膜上形成吸湿性比上述第3层间绝缘膜低的第4层间绝缘膜的工序；

由上述第3层间绝缘膜和上述第4层间绝缘膜形成上述第1层间绝缘膜。

6.如权利要求5所述的半导体器件的制造方法，其特征在于：

上述第3层间绝缘膜是O₃-TEOS膜；

上述第4层间绝缘膜是等离子体TEOS膜。

7.如权利要求1所述的半导体器件的制造方法，其特征在于：

上述第2层间绝缘膜由含碳的氧化硅膜构成。

8.如权利要求1所述的半导体器件的制造方法，其特征在于：

上述(g)工序中的形成上述第1布线沟的工序是通过控制时间地蚀刻上述第2层间绝缘膜而进行的。

9.如权利要求1所述的半导体器件的制造方法，其特征在于：

在上述(e)工序之后、上述(f)工序之前，还包括：(e1)、在上述半导体衬底上，形成膜厚比上述第2层间绝缘膜薄的第1绝缘膜的工序；

在上述(f)工序中，上述第2层间绝缘膜形成在上述第1绝缘膜上。